


ARHITECTURA PROCESOARELOR X86. *Setul de instrucțiuni generale*

2016



UT Press
Cluj-Napoca, 2016
ISBN 978-606-737-217-5

ANCA
APĂTEAN



Editura U.T.PRESS
Str.Observatorului nr. 34
C.P.42, O.P. 2, 400775 Cluj-Napoca
Tel.:0264-401.999 / Fax: 0264 - 430.408
e-mail: utpress@biblio.utcluj.ro
www.utcluj.ro/editura

Director:

Ing. Călin D. Câmpean

Recenzia materialului:

Camelia Chira, Șef lucrări - UTCN

Copyright © 2016 Editura U.T. PRESS

Reproducerea integrală sau parțială a textului sau ilustrațiilor din această carte este posibilă numai cu acordul prealabil scris al editurii U.T.Press sau al autorului.

ISBN 978-606-737-217-5

Prefață

Această carte reprezintă un ghid ce se adresează în mod special studenților de la facultățile de profil Informatică sau Tehnologia Informațiilor, dar poate fi un instrument util și altor categorii de persoane; a fost conceput pentru cei care doresc să se acomodeze cu programarea în limbaj de asamblare și deci cunoașterea instrucțiunilor generale suportate de procesoare x86.

Scopul principal al acestui material îl constituie susținerea procesului de învățare activă, prin studierea și apoi exersarea de exemple (rezolvarea individuală) de exerciții sau probleme (cu instrucțiunile propuse aici).

Materialul a fost structurat în 7 capitole, acoperind o varietate largă de exemple atât pentru procesoare de 16 biți cât și pentru procesoare pe 32 biți. Acolo unde am considerat necesar, am prezentat și exemple pentru procesoare pe 64 biți.

Execuția programelor sau secvențelor de instrucțiuni prezentate aici poate fi realizată în mai multe moduri: folosind un simulator de procesor (de exemplu EMU8086), folosind pachetul TASM sub DosBox sau un alt asamblor pe 32 sau chiar 64 biți (MASM de exemplu), sau folosind Visual C și asamblare inline.

Cu toate eforturile pe care le-am depus în vederea organizării și prezentării materialului, cu siguranță că sunt multe îmbunătățiri care se pot propune; de aceea, aștept cu interes orice propunere, corectură sau pur și simplu comentariu în vederea îmbunătățirii acestui material la adresa anca.apatean@gmail.com. Pe site-ul meu, la adresa <http://users.utcluj.ro/~apateana/> la secțiunea materiale didactice mai puteți consulta și alte materiale didactice.

Anca Apătean

*"Nimic nu poate înlocui lipsa iubirii,
dar iubirea înlocuiește toate neajunsurile"*
Părintele Arsenie Boca

Dedic acest material mamei mele.

Cuprins

Capitolul 1. Setul de instrucțiuni al procesoarelor din familia x86.....	3
1.1. Privire de ansamblu asupra setului de instrucțiuni ISA (Instruction Set Architecture) x86.....	3
Capitolul 2. Instrucțiuni de transfer.....	9
2.1. Instrucțiuni de transfer generale.....	9
2.2. Instrucțiuni de transfer condiționat.....	22
2.3. Instrucțiuni de transfer pentru conversie format.....	28
2.4. Instrucțiuni de transfer cu stiva.....	32
2.5. Instrucțiuni de transfer cu acumulatorul.....	50
2.6. Instrucțiuni de transfer pentru adrese.....	57
2.7. Instrucțiuni de transfer pentru flaguri (PSW).....	65
Capitolul 3. Instrucțiuni aritmetice.....	69
3.1. Instrucțiuni pentru adunare.....	69
3.2. Instrucțiuni pentru scădere și negare.....	79
3.3. Instrucțiuni pentru înmulțire și împărțire.....	86
3.3.1. Instrucțiunile MUL și IMUL.....	87
3.4. Instrucțiuni pentru comparare.....	99
3.5. Instrucțiuni pentru extinderea semnului ACC.....	105
3.6. Instrucțiuni pentru corecția ACC.....	114

Capitolul 4. Instrucțiuni pe biți	128
4.1. Instrucțiuni logice.....	129
4.2. Instrucțiuni de testare pe biți.....	136
4.3. Instrucțiuni de deplasare	147
4.4. Instrucțiuni de rotație	157
4.5. Alte instrucțiuni cu GPR, introduse de la procesoare pe 32 biți	163
Capitolul 5. Instrucțiuni de manipulare a șirurilor	191
5.1. Instrucțiuni pentru operații primitive.....	191
5.2. Instrucțiuni cu șiruri pe port	199
Capitolul 6. Instrucțiuni de salt	202
6.1. Instrucțiuni de salt (ne)condiționat.....	202
6.2. Instrucțiuni pentru controlul buclelor de program	205
6.3. Prefixe de repetare	210
6.4. Instrucțiuni pentru control indicatori (flags).....	211
7. Alte instrucțiuni	212

Capitolul 1. Setul de instrucțiuni al procesoarelor din familia x86

1.1. Privire de ansamblu asupra setului de instrucțiuni ISA (Instruction Set Architecture) x86

Procesoarele pe 16b și apoi cele pe 32 biți au format așa numita familie x86 – cele pe 64 biți care au urmat - cum ar veni **x86 pe 64 biți** a primit numele de **x64**; totuși, în domeniul academic-educational încă se folosește termenul „x86 pe 64 biți” pentru a fi lucrurile mai clare celor care întâlnesc astfel de noțiuni pentru prima dată.

Regiștri cu regim special se consideră: regiștrii segment, [R/E]FLAGS și [R/E]IP. Registrul [-E/R] FLAGS este un registru de 16, 32 respectiv 64 biți în care microprocesoarele din familia x86 păstrează starea curentă a procesorului. Regiștrii mai mari păstrează compatibilitatea cu predecesorii lor mai mici; biții 15...0 ai registrului EFLAGS sunt de fapt biții registrului FLAGS; similar, biții 31...0 ai RFLAGS sunt de fapt biții registrului EFLAGS.

Partea superioară a registrului RFLAGS (în mod pe 64 biți) este rezervată, iar partea inferioară este identică cu EFLAGS.





Figura 1-1.1. Ilustrarea conținutului registrului [-E/R] FLAGS

În modul pe 64 biți, dacă se folosesc regiștrii R8,...,R15, aceștia pot fi adresați la nivel de **byte**, **word**, **doubleword** sau **quadword**, dar doar c.m.p.s. **8**, **16** sau **32** biți pot constitui un **B**, un **W**, respectiv un **D**; de exemplu, octetul format de biții b15...b8 nu poate fi accesat direct, așa cum se putea face în cazul procesorului **8086** la adresarea *în mod real* (când se putea accesa și doar porțiunea AH din cadrul registrului AX);

Procesoarele x86, respectiv x64 conțin un set special de regiștri, care nu prea sunt folosiți în programele uzuale; aceștia sunt regiștri de control (notați cu CR0,...,CR15), de depanare (DR0,...,DR7) și de test (TR0,...,TR7), mulți dintre aceștia fiind rezervați. Dimensiunea acestor regiștri se consideră de 32 biți când se lucrează în mod pe 32 biți, respectiv de 64 biți când se lucrează în mod pe 64 biți. Acești regiștri nu vor fi abordați în exemplele prezentate aici. La arhitectura pe 64 biți a fost introdusă și noțiunea de **double quadword** ca o structură de 128 biți.

ARHITECTURA PROCESOARELOR X86. SETUL DE INSTRUCȚIUNI GENERALE



Instrucțiunile **SIMD** (Single Instruction Multiple Data) pot crește foarte mult performanța CPU la execuție, aplicațiile tipice fiind procesarea semnalelor digitale și prelucrarea grafică (multimedia). Această categorie SIMD pentru procesoare din familia x86 și x64 a fost divizată în **mai multe seturi de instrucțiuni**, precum: MMX (1996), 3DNow! (1998), SSE (1999), SSE2 (2001), SSE3 (2004), SSSE3 (2006), SSE4 (2006), SSE5 (2007), AVX (2008), F16C (2009), XOP (2009), FMA4 (2011), FMA3 (2012), AVX2 (2013) AVX-512 (2015), unele fiind comune atât la procesoare Intel cât și la AMD, altele fiind specifice doar la unul din cei doi producători (de exemplu 3DNow!, SSE5, F16C, XOP, apar la procesoare AMD). [2]

Primul pas în adăugarea acestor seturi de instrucțiuni pe CPU l-a realizat Intel prin introducerea în arhitectura IA-32 a setului MMX (multimedia extension). **Setul MMX** a fost însă ulterior perceput ca având două probleme: 1) refolosirea regiștrilor existenți la acel moment pe CPU (regiștrii FPU), acest lucru împiedicând CPU să lucreze în același timp și cu date FP și cu date SIMD; 2) faptul că a funcționat doar pentru numere întregi. Astfel, în scurt timp, a apărut **setul de instrucțiuni SSE** cu suport pentru execuția instrucțiunilor cu date FP pe un nou set de regiștri, independent: setul de regiștri **XMM**. În plus, setul SSE a mai adăugat și câteva instrucțiuni cu numere întregi care foloseau regiștri MMX. SSE a continuat apoi cu SSE2, SSE3, SSSE3 (Supplemental SSE3) și SSE4. Intel SSE4 s-a constituit dintr-un număr de 54 instrucțiuni, fiind compus de fapt din 2 subseturi: subsetul SSE4.1 (adică 47 instrucțiuni) și subsetul SSE4.2 (încă 7 instrucțiuni, disponibile prima dată în procesoare core i7, microarhitectură Nehalem). În mod diferit față de iterațiile precedente ale SSE, setul SSE4 conținea instrucțiuni pentru execuția de operații care nu erau neapărat specifice aplicațiilor multimedia, unele considerând regiștrul XMM0 ca operand implicit.

- '15: Core i3, i5, i7 – gen V + **AVX-512** ← **Broadwell**
- '13: Core i3, i5, i7 – gen IV + **AVX2** si **FMA3** ← **Haswell**
- '11: Core i3, i5, i7 – gen II si III + **AVX** - reg SSE de la 128b la 256b ← **SandyBridge**
- '08: Core i3, i5, i7 – prima gen + **SSE4 (54 instr)** ← **Nehalem**
- '06: (Core 2 Duo / Quad) + **SSSE3 (16 instr), fara HT** ← **Core**
- '04: Intel: EM64T: +atomic compare and swap + **SSE3 (13 instr) cu HT**
- '03: AMD: **Arhit pe 64b** + inca 8 reg de 128b *modul long*
- '00: **P4 = PIII + SSE2 (144 instr.)** – DoublePrecision ← **Netburst**
- '99: **PIII = PII + SSE (70 instr.)** – 8 reg de 128b – FP-SinglePrecision




Figura 1-1.2. Evoluția familiei x86: tipuri de microarhitectură și seturi de instrucțiuni implementate

Lungimea setului de instrucțiuni x86




Figura 1-1.3. Numărul de instrucțiuni suportate de un processor x86

Tabel 1.1 Setul de instrucțiuni generale al procesoarelor x86 și x64

Instrucțiuni			Observații
de transfer (Cap.2)	generale	MOV, MOVX[D], MOVZX, XCHG	MOVX, MOVZX - 80386↑, MOVXD-P4↑
	condiționate	CMOVcc, XADD	CMOVcc – Pentium Pro↑
	pt conversie format	BSWAP, MOVBE	BSWAP - 80486↑
	cu stiva	PUSH,POP,PUSHA,POPA,PUSHAD, POPAD	PUSHA, POPA - 80186↑, PUSHAD, POPAD - 80386↑
	cu acumulatorul	XLAT, IN, OUT	
	pt adrese	LEA, LDS, LES, LFS, LGS, LSS	LFS, LGS, LSS - 80386↑
	pt flaguri	LAHF,SAHF,PUSHF,POPF, PUSHFD,POPFD	PUSHFD, POPFD - 80386↑
aritmetice (Cap.3)	pt adunare	ADD, XADD, ADC, INC	XADD - 80486↑
	pt scădere, negare	SUB, SBB, DEC, NEG	
	pt înmulțire	MUL, IMUL	IMUL - alte forme: cu 2,3 operanzi - 80286↑
	pt împărțire	DIV, IDIV	
	pt comparare	CMP, CMPXCHG, CMPXCHG[8,16]B	CMPXCHG-80486↑, CMPXCHG8B-Pentium↑, CMPXCHG16B-P4↑
	pt extinderea ACC	CWD, CDQ, CQO, CBW, CWDE, CDQE	CWDE, CDQ – 80386↑
	pt corecția ACC	DAA, DAS, AAA, AAS, AAM, AAD	
pe biți (Cap.4)	logice	NOT, AND, OR, XOR	
	de testare/comparare	TEST, BT,BT[S/R/C],BS[F/R],SETcc	BT,BT[S/R/C],BS[F/R],SETcc -80386↑
	de deplasare (shift)	SHL/SAL, SHR, SAR, SHLD, SHRD	SHLD,SHRD – 80386↑
	de rotire (rotate)	ROL, RCL, ROR, RCR	
nu sunt suportate în modurile real și virtual- 8086 de funcționare al CPU	<i>la nivel de 32 biți</i>	ADCX, ADOX, POPCNT, LZCNT, TZCNT, ANDN, BEXTR, BLSI, BLSR, BLSMSK, BZHI, MULX, PDEP, PEXT, RORX, SARX, SHLX, SHRX	după cum se specifică la execuția cpuid
	pt operații primitive movs,cmps,lods,stos,scas	MOVSB,MOVSW, MOVSD, MOVSQ CMP SB,CMP SW, CMP SD, CMP SQ LODSB,LODSW, LODSD, LODSQ STOSB,STOSW, STOSD, STOSQ SCASB,SCASW, SCASD, SCASQ	[MOV/CMP/...]SD-80386↑ [MOV/CMP/...]SQ-x64↑
		cu șiruri pe port	INS[B,W,D], OUTS[B,W,D]
	prefixe de repetare	REP,REPE/REPZ, REPNE/REPZ	

ARHITECTURA PROCESOARELOR X86. SETUL DE INSTRUCȚIUNI GENERALE

Instrucțiuni pentru proceduri, întreruperi, buclare și salt. Alte instrucțiuni

(Cap.6)	de salt (ne)condiționat	JMP, J[condiție]	
	pt implementare bucle în program	J[E]CXZ, LOOP[-/E/Z/NE/NZ]	
	pt control indicatori (flags)	CMC, CL[flag], ST[flag], flag=C, D, I, CLAC, STAC	
(Cap.7)			
	pt proceduri/ întreruperi	CALL, RET, INT, IRET	
	pt controlul procesorului	HALT, LOCK, WAIT, NOP	
	pt identificare procesor	cpuid	

Capitolul 2. Instrucțiuni de transfer

Această categorie de instrucțiuni, de transfer a datelor, permite copierea, transferul sau chiar interschimbarea datelor între o sursă și o destinație; sunt suportate atât *transferuri necondiționate* cât și *condiționate*.

Instrucțiunile de transfer cuprind următoarele categorii de instrucțiuni:

1. de transfer generale: **MOV, MOV[S/Z]X[-/D], XCHG;**
2. de transfer condiționat: **CMOV_{cc}, XADD;**
3. de transfer pentru conversie format: **BSWAP, MOVBE;**
4. de transfer cu stiva: **PUSH, POP, PUSHA[-/D], POPA[-/D];**
5. de transfer cu acumulatorul: **XLAT[-/B], IN, OUT;**
6. de transfer pentru adrese: **LEA, LDS, LES, LFS, LGS, LSS;**
7. de transfer pentru flaguri: **LAHF, SAHF, PUSHF[-/D/Q], POPF[-/D/Q].**

2.1. Instrucțiuni de transfer generale

Instrucțiunile de transfer caracterizate ca fiind *generale* cuprind:

- 2 instrucțiuni din setul original al procesorului **8086**, și anume **MOV** și **XCHG**, dar și
- 2 instrucțiuni adăugate ulterior, la setul de instrucțiuni suportat de procesorul **80386** (**MOVSX** și **MOVZX**).

Tot aici trebuie menționată și instrucțiunea **MOVSXD**, o continuare pe 64 biți a instrucțiunii **MOVSX**, suportată deci de **procesoare pe 64 biți**.

2.1.1. Instrucțiunea MOV

Instrucțiunea **MOV (Data movement)** realizează un transfer (sau mai bine spus o copiere) a datelor din *sursă* în *destinație*. Această instrucțiune face parte din setul de bază al procesoarelor **8086**.

MOV *destinație, sursă* ; (*destinație*) ← (*sursă*)
MOV {*reg*_{8,16,32,64} | *mem*_{8,16,32,64} | *sreg*}, {*reg*_{8,16,32,64} | *mem*_{8,16,32,64} | *sreg* | *imed*_{8,16,32,64}}




Figura 2-1.1. Ilustrarea modului de operare al instrucțiunii **MOV**

Observații:

- Instrucțiunea MOV *nu afectează flagurile*; nici operandul sursă nu este afectat;
 - Sursa și destinația:
 - trebuie să aibă dimensiune egală,
 - nu pot fi *simultan* operanzi (locații) în memorie și nici regiștri segment;
- Singura modalitate de a transfera date din memorie tot în memorie e prin folosirea instrucțiunii *movs*, vom vedea în *Cap.5*;
- Regiștrii segment nu pot fi încărcăți cu date imediate (constante) direct; dacă se dorește încărcarea unui registru segment, aceasta trebuie realizată prin intermediul unui registru GPR (AX de exemplu);
 - Registrul CS nu poate fi destinație; pentru a încărca registrul CS se pot folosi instrucțiuni *far JMP, CALL* sau *RET*;
 - Regiștrii [-E/R] IP și [-E/R] FLAGS nu pot fi destinație;
 - Valorile imediate (sau constantele cum se mai numesc) pot constitui operand sursă, dar niciodată operand destinație;
 - Operanzii trebuie să aibă dimensiune egală, cei pe **32 biți** au fost suportați în instrucțiune de la **80386↑**, iar cei pe **64 biți** de la **Pentium 4** sau **Core 2↑**;

2.1.2. Instrucțiunile MOVZX, MOVZX și MOVXSD (386↑)

Începând cu 80386↑, dimensiunea operanzilor a crescut la 32 biți și acesta a fost unul dintre motivele pentru care au fost adăugate instrucțiunile:

MOVX (*Move with Sign Extension*) și **MOVZX** (*Move with Zero Extension*).

Aceste instrucțiuni copiază operandul sursă (din registru sau locație de memorie) în operandul destinație (obligatoriu registru) și îl extind cu semn sau cu zerouri la dimensiunea de 16 sau 32 biți. Dimensiunea valorii convertite (dacă e vorba de operand sursă din memorie) se consideră în funcție de tipul operandului destinație.

De la Pentium 4 și Core 2↑, dimensiunea datelor s-a dublat, a.î. se pot folosi **cvadruplecuvinte**, deci se lucrează și cu regiștri pe **64 biți**, precum RAX, RBX, ... , sau chiar R8, R9, ... (dacă este activată extensia pe 64 biți).

MOV[S/Z]X[-/D] destinație, sursă ; (destinație)← extensia cu semn/zero (sursă)

MOV[S/Z]X[-/D] {reg_{16,32,64}}, {reg_{8,16,32}| mem_{8,16,32}}




Figura 2-1.2. Ilustrarea modului de operare al instrucțiunii **MOVX**




Figura 2-1.3. Ilustrarea modului de operare al instrucțiunii **MOVZX**

Instrucțiunilor MOVXSX și MOVZX le-a fost asigurată în mod diferit continuitatea înspre setul de instrucțiuni x64:

MOVXSX a continuat cu **MOVXSD**, instrucțiune care *transferă un doubleword într-un quadword cu extensie de semn* ($MOVXSD\ reg_{64}, reg_{32}|mem_{32}$).

În schimb, instrucțiunea care ar fi fost echivalentă celei **MOVZX**, și anume

$MOVXSD\ reg_{64}, reg_{32}|mem_{32}$ nu a mai fost implementată, deși documentația Intel specifică faptul că se poate folosi $MOVZX\ reg_{32}, reg_{16,8}|mem_{16,8}$.

Pentru obținerea efectului lui MOVZXD, multiple surse recomandă folosirea **MOVXSD** modificată

(prin ștergerea părții mai semnificative după execuția instrucțiunii).

Aceste instrucțiuni copiază și extind:

- un operand sursă pe 8 biți în operandul destinație de 16, 32 sau 64 biți sau
- un operand sursă pe 16 biți în operandul destinație de 32 sau 64 biți
- un operand sursă pe 32 biți în operandul destinație de 64 biți (**P4**↑)
 - prin **extinderea semnului** (la **MOVXSX**) respectiv
 - prin **adăugarea de zerouri** la (**MOVZX**).

Următoarele combinații sunt permise pentru **MOVXSX** și **MOVZX**:

$reg_{16} \leftarrow reg_8|mem_8,$

$reg_{32} \leftarrow reg_8|mem_8,$

$reg_{64} \leftarrow reg_8|mem_8,$

$reg_{32} \leftarrow reg_{16}|mem_{16},$

$reg_{64} \leftarrow reg_{16}|mem_{16},$

iar pentru **MOVXSD**:

$reg_{64} \leftarrow reg_{32}|mem_{32}$

Observații:

- Instrucțiunile MOV[S/Z]X[-/D] *nu afectează flagurile*; nici sursa nu este afectată;
- Destinația trebuie să fie un registru și să aibă dimensiune cel puțin dublă comparativ cu cea a sursei; sursa poate fi doar registru sau zonă de memorie;
- Regiștrii segment nu pot fi operanzi (nici [-/E/R] IP, nici [-/E/R] FLAGS);
- Regiștrii de 64 biți sunt disponibili doar în modul de lucru pe 64 biți al unui procesor (de la **Pentium 4** sau **Core 2**↑).

2.1.3 Instrucțiunea XCHG

Instrucțiunea **XCHG** (*Data exchange*) interschimbă conținutul a doi operanzi.

Când e folosit registrul [-/E/R] AX, numit și acumulator, instrucțiunea e codificată pe mai puțini octeți, fiind și mai rapidă.

XCHG *destinație, sursă*

; (*destinație*) ↔ (*sursă*)

XCHG {*reg*_{8,16,32,64} | *mem*_{8,16,32,64}}, {*reg*_{8,16,32,64} | *mem*_{8,16,32,64}}




Figura 2-1.4. Ilustrarea modului de operare al instrucțiunii **XCHG**

Observații:

- Instrucțiunea XCHG *nu afectează flagurile*; operandul sursă este afectat;
- Sursa și destinația nu pot fi *simultan* operanzi (locații) în memorie;
- Regiștrii segment nu pot fi operanzi (nici [-/E/R] IP, nici [-/E/R] FLAGS);
- Nu se pot folosi valori imediate în cadrul instrucțiunii XCHG;
- Operanzii trebuie să aibă dimensiune egală, cei pe **32 biți** au fost suportați în instrucțiune de la **80386↑**, iar cei pe **64 biți** de la **Pentium 4** sau **Core 2↑**.

2.1.4. Exemple

Exemple de *instrucțiuni ilegale*:

mov AX, BL	; sursa și destinația trebuie să aibă dimensiune egală;
mov AL, 400	; valoarea imediată nu încapă în registru
mov a, [BX]	; nu pot fi ambii operanzi locații în memorie;
mov ES, DS	; nu pot fi ambii operanzi simultan regiștri segment;
mov DS, 200h	; nu pot fi transferate date imediate (constante) într-un registru segment
mov CS, AX	; registrul CS nu poate fi destinație (pentru a nu altera zona de cod)
mov IP, AX	; nu poate fi fol. registrul [-/E/R] IP pentru a nu altera starea CPU
mov FLAGS, AX	; nu poate fi folosit registrul [-/E/R] FLAGS
mov 12h, AH	; valorile imediate nu pot fi destinație
mov AH, 1	; nepermis în mod pe 64 biți; nu se pot accesa biții b15 ... b8
mov R8B, BH	; nu se pot accesa biții b15-8 ai registrului R8 ca byte în mod pe 64 biți
movsx AH, AL	; destinația trebuie să aibă dimensiunea cel puțin dublă comparativ cu sursa;
movsx IP, AL	; nu se permite folosirea lui [-/E/R] IP ca operand destinație
movsx FLAGS, AH	; nu se permite folosirea lui [-/E/R] FLAGS ca operand destinație
movsx [BX], AL	; nu e permisă zonă de memorie ca destinație
movsxd RAX, AX	; când se fol. cu sufixul D, operandul destinație are dimensiunea de 64 biți, iar cel sursă de 32 biți.
xchg a, [SI]	; cel puțin un operand din instrucțiunea XCHG trebuie să fie registru (nu pot fi ambii din memorie).
xchg DS, AX	; regiștrii segment nu pot apărea ca operanzi la XCHG (nici [-/E/R] IP sau [-/E/R] FLAGS)
xchg AX, BL	; sursa și destinația trebuie să aibă dimensiune egală

Exemple de *instrucțiuni legale*:

Exemple 2-1.1

mov AH, AL ; se pot accesa separat cei 2 octeți ai regiștrilor generali de 16 biți (AX, BX, CX, DX), dar
; aceasta nu se respectă și la ceilalți regiștri de 16 biți (precum SI, DI, SP, BP) și
; nici la cuvintele unui registru de 32 biți sau la dublucuvintele unui registru de 64 biți

mov BL, AH ; BL=AH conținutul registrului AH se copiază în registrul BL; transfer pe **octet (8b)**

mov AX, BX ; AX=BX - transfer pe **cuvânt (16b)**

mov EAX, EBX ; EAX=EBX-transfer pe **dublucuv.(32b)**—de la **80386↑**

mov RAX, RBX ; RAX=RBX-transfer pe **cvadruplucuvânt (64b)**-Pentium 4, Core 2↑

Exemplul 2-1.2 Pentru modul pe 64 biți, de la **P4, Corel 2↑** în sus sunt suportate:

mov RBX, 0123456789ABCDEFh ; RBX= 01 23 45 67 89 AB CD EFh

mov R8B, BL ; transfer pe 8 biți, R8 = xx xx xx xx xx xx xx EFh

mov R8W, BX ; transfer pe 16 biți, R8 = xx xx xx xx xx xx CD EFh

mov R8D, EBX ; transfer pe 32 biți, R8 = xx xx xx xx 89 AB CD EFh

mov R8, RBX ; transfer pe 64 biți, R8 = 01 23 45 67 89 AB CD EFh

Exemple 2-1.3

mov BL, 120 ; se încarcă în registrul BL octetul 78h=120 în zecimal

mov AX, 1234h ; se încarcă în registrul AX cuvântul 1234h

mov AX, 'AB' ; în registrul AX se depune 'B' și 'A', AH='B', AL='A' – coduri Ascii¹

mov EAX, 'abcd' ; în registrul EAX vom avea: EAX=64636261h, adică ,dcb²

mov ECX, 10b ; se încarcă în registrul ECX dublucuvântul 10b=0000 0002h

mov AH, 1 ; nu e permisă în modul pe 64 biți, dar este permisă în modul pe 16 biți sau pe 32 biți

mov RCX, 10h ; se încarcă RCX cu valoarea imediată 10h scrisă pe 64 biți RCX=00 00 00 00 00 00 00 10h

¹ În simulatorul EMU8086, instrucțiunea mov AX, 'AB' va încărca: AH='A', AL='B'

² În Visual C, instrucțiunea mov EAX, 'abcd' va încărca: EAX=61626364h, adică ,abcd', dar în Olly DBG va fi EAX=64636261h, deci ,dcb'

Exemplul 2-1.4

```
.data
a dw 1234h           ; se definește variabila a de tip cuvânt în memorie, de valoare 1234h
b dw 0,1,2,3        ; se definește variabila b de tip șir de cuvinte, ca în Figura 2-1.5
.code
mov AX, a           ; se încarcă registrul AX cu valoarea lui a, deci AX=1234h
mov b[2], AX        ; în zona de memorie, la locațiile b[2] și b[3] se pune cuvântul 1234h după convenția Little Endian
```




Figura 2-1.5. Ilustrarea exemplului 2-1.4 (înainte și după execuția celor 2 instrucțiuni)

Exemple 2-1.5 Exemplele următoare se pot considera individuale:

```
mov sir[2], 65           ; în octetul din memorie, adresat de offset sir+2 se depune valoarea 65=41h
mov word ptr sir[2], 65 ; cu specificatorul de tip se poate impune dimensiunea destinației să fie cuvânt, dublucuvânt, etc
```

Diferența între cele 2 instrucțiuni de mai sus este că în primul caz e afectată doar locația [sir+2], iar în cel de-al doilea caz e afectată și locația [sir+2+1] unde în acest caz se va înscrie 0.

Exemplul 2-1.6

```
mov EDX, 12345678h
mov ECX, [EDX]           ; în ECX se aduce dublucuvântul conținut în memorie la offsetul 12345678h din segmentul de date;
```

Exemplul 2-1.7

```
mov RDX, 1000b           ; RDX = 00 00 00 00 00 00 00 08h
mov RCX, [RDX]           ; RCX = conținutul din memorie de la adresa 08h, pe 64 biți (adică un cvadruplucuvânt)
```

Exemplul 2-1.8 Se urmărește încărcarea unui registru segment la un CPU pe 16 biți, 8086 de exemplu (adresare segmentată) cu o valoare imediată; astfel, vrem să poziționăm DS pe valoarea 1200h; se dorește deci obținerea DS=1200h:

```
mov AX,1200h      ; AX=1200h, se dorește încărcarea unui registru segment,
mov DS, AX        ; DS=AX=1200h—posibil doar prin intermediul unui registru (AX de exemplu),
                  ; nu imediat (nu direct cu o constantă)
```

Exemplul 2-1.9 Lucrul cu regiștri segment la un CPU pe 16 biți, 8086 de exemplu (adresare segmentată):

```
mov AX, CS        ; se fol. registrul AX ca intermediar în efectuarea transferului, iar valoarea din DS va fi aceeași
mov DS, AX        ; cu valoarea din CS; astfel, adresa de început a segmentului de date și cod va fi aceeași
```

Exemple 2-1.10 Lucrul cu regiștri segment la un CPU pe 16 biți, 8086 de exemplu (adresare segmentată):

```
mov CS, AX        ; nu e indicată modificarea lui CS deoarece pot apărea erori la execuția programului
mov val_ds, DS    ; se poate pune valoarea registrului segment și în memorie, într-o variabilă
```

Exemplul 2-1.11 La un CPU pe 16 biți (adresare segmentată), se dorește ca octetul aflat în memorie în segmentul implicit (DS) la offsetul 24h să fie transferat (copiat) în registrul BL:

```
mov BL, [24h]     ; BL = (DS:24h), DS implicit; octetul din memorie, din segmentul dat de DS, de la offsetul 24h,
                  ; e copiat în registrul BL.
```




Figura 2-1.6. Ilustrarea exemplului 2-1.11

Exemplul 2-1.12 Se dorește ca dublucuvântul aflat în memorie în segmentul implicit (DS) începând de la offsetul 24h să fie transferat (copiat) în registrul EBX:

mov EBX, [24h] ; EBX = (DS:27h, DS:26h, DS:25h, DS:24h), DS implicit;
 ; dublucuvântul din memorie, din segmentul dat de DS, începând cu offsetul 24h, e copiat în
 ; registrul EBX, după cum spune convenția Little-END-ian.




Figura 2-1.7. Ilustrarea exemplului 2-1.12

Exemple 2-1.13 Deși cele 3 instrucțiuni de mai jos prezintă o oarecare asemănare, codificarea lor se realizează diferit:

mov AX,1 ; se codifică b8 01 00h pe 3 octeți
 mov AH,1 ; se codifică b4 01h pe 2 octeți
 mov AL,1 ; se codifică b0 01h pe 2 octeți

În plus, instrucțiunile care folosesc Accumulatorul sunt mai scurte decât cele care folosesc alți regiștri de uz general:

mov AX, [1234h] ; se codifică A1 34 12h pe 3 octeți
 mov BX, [1234h] ; se codifică 8B 1E 34 12h pe 4 octeți

Exemple 2-1.14 Se poate copia din memorie în registru, doar dacă dimensiunea operanzilor potrivește; în exemplele de mai jos, e nevoie ca val1 să fie de tip octet, val2 de tip cuvânt, iar val3 de tip dublucuvânt. Instrucțiunile se pot folosi și cu operanzii interschimbați, din registru să se copieze într-o variabilă din memorie:

```

mov AL, val1           ; se copiază un singur octet, cel dat de offset val1; AL=[val1]
mov AX, val2           ; se copiază doi octeți, cei dați de offset val2+0 și offset val2+1; AX=[val2+1][val2+0]
mov EAX, val3          ; se copiază patru octeți, cei dați de offset val3+0, offset val3+1, offset val3+2 și offset val3+3, deci
                       ; EAX = [val3+3][val3+2][val3+1][val3+0]

```

Exemple 2-1.15

```

movsx EAX, AL          ; extinde AL cu bitul de semn în tot registrul EAX (80386↑)
movzx EAX, byte ptr [BX] ; octetul adresat de BX în segmentul DS este copiat în EAX (prin extindere cu 24 zerouri) (80386↑)
movzx RAX, word ptr [EDI] ; cuvântul adresat de EDI e extins cu zerouri în RAX (prin extindere cu 48 zerouri) (P 4, Core 2↑)

```

Exemplul 2-1.16 Se dorește ca octetul aflat în memorie în segmentul implicit (DS) la offsetul 24h să fie transferat (copiat) în registrul AL și apoi extins cu semn la tot registrul EAX:

```

movsx EAX, byte ptr [24h] ; EAX = (DS:24h), extins cu semn la EAX;

```




Figura 2-1.8. Ilustrarea exemplului 2-1.16

Exemplul 2-1.17

```
mov EAX, 12345678h ; EAX=12345678h
mov AH, 0FFh ; EAX=1234FF78h
movsx EAX, AH ; EAX=FFFFFFFFh
movsx EBX, AL ; EBX=FFFFFFFFh
movzx EAX, AL ; EAX=000000FFh
```

Exemple 2-1.18

```
xchg BH, CL ; interschimbă BH cu CL, operație la nivel de octet
xchg AX, BX ; interschimbă AX cu BX, operație la nivel de cuvânt
xchg EBX, ECX ; interschimbă EBX cu ECX, operație pe dublucuvânt (de la 80386↑)
xchg RBX, RCX ; interschimbă RBX cu RCX, operație pe cvadruplucuvânt (de la Pentium 4 ↑)
```

Exemplul 2-1.19

```
xchg DL, VAR ; interschimbă octetul din memorie definit de VAR cu octetul din registrul DL
; (VAR se consideră de tip octet din cauza dimensiunii registrului DL)
```

Exemple 2-1.20

```
mov AX, 1234h ; AX=1234h
mov BX, 5678h ; BX=5678h
xchg AX, BX ; interschimbă AX cu BX
```




Figura 2-1.9. Ilustrarea exemplului 2-1.20

Exemplul 2-1.21

```
.data
sir db 10h, 20h, 30h, 40h, 50h, 60h ; se definește un șir de octeți în memorie
.code
mov AX, 7654h
xchg AX, word ptr sir[2] ; interschimbă conținutul din AX cu cel din memorie adresat de offset sir+2,
; adică în loc de 30h și 40h vom avea 54h și 76h, iar conținutul din AX va fi 4030h
```


Exemplul 2-1.22

```
.data
sir db 10h, 20h, 30h, 40h, 50h, 60h      ; se definește un șir de octeți în memorie
.code
mov EAX, 12345678h      ; EAX=12345678h
xchg dword ptr sir, EAX ; interschimbă primii 4 octeți din memorie începând de la offset sir (considerându-i după convenția
                        ; Little Endian) cu valoarea din EAX, deci EAX=40302010h, iar sir: 78h, 56h, 34h, 12h, 50h, 60h.
```

Exemplul 2-1.23 Dacă dorim să interschimbăm conținutul a 2 locații din memorie, de exemplu acestea fiind elementele unui șir de octeți pe care vrem să-l ordonăm crescător în memorie (de la adrese mai mici spre adrese mai mari), se poate folosi instrucțiunea *XCHG* ca în secvența de mai jos:

```
; de exemplu în memorie avem 2 octeți care trebuie interschimbați: 75h și 34h, așa cum arată Figura 2-1.10
mov AL, sir[2]      ; AL=75h; cele două formulări sir[2] și sir+2 produc același efect
xchg AL, sir[3]    ; după execuția instrucțiunii XCHG, AL=34h, iar sir[3]=75h
mov sir[2], AL     ; după execuția instrucțiunii MOV, sir[2]=34h
```




Figura 2-1.10. Ilustrarea exemplului 2-1.23

2.2. Instrucțiuni de transfer condiționat

Instrucțiunile de transfer condiționat **CMOVcc** și **XADD** nu au făcut parte din setul inițial al **8086**, ci au apărut ulterior, la procesoare pe 32 biți.

2.2.1. Instrucțiunea CMOVcc (P Pro↑)

Începând cu familia de procesoare **P6↑**, a apărut instrucțiunea **CMOVcc (Conditional movement)**, dar aceasta nu e suportată de toate procesoarele pe 32 biți; pentru a determina dacă un anumit procesor suportă instrucțiunea **CMOVcc**, se poate verifica dacă bitul b15 (bit numit ,cmov') din registrul EDX este setat după execuția instrucțiunii **CPUID** cu EAX=00000001h la intrare:

EAX=00000001h ---> **CPUID** ---> EDXb15=1 sau dacă CPUID.00000001h.EDX[15] = 1;

instrucțiunea poate fi folosită în programe doar dacă se specifică directiva .686.

Instrucțiunea CMOVcc are mai multe forme; în funcție de forma pe care o ia, instrucțiunea CMOVcc va verifica o anumită stare, în concordanță cu mnemonica – această stare privește unul sau mai multe flaguri de caracteristici din registrul [-E/R] FLAGS (CF, OF, PF, SF și ZF) și realizează o operație de transfer dacă flagul respectiv este într-o anumită stare (sau respectă o condiție). În cadrul mnemonicii, sufixul **cc** arată sau sugerează condiția care este verificată. Dacă acea condiție nu e satisfăcută, operația de transfer nu se execută și programul continuă cu execuția instrucțiunilor următoare.

CMOVcc *destinație, sursă;* *destinație ← sursă dacă se îndeplinește cc*

CMOVcc {reg_{16,32,64}}, {reg_{16,32,64} | mem_{16,32,64}}




Figura 2-2.1. Ilustrarea modului de operare al instrucțiunii **CMOVcc**

Observații:

- Instrucțiunea CMOVcc nu afectează *flagurile*; nu se modifică sursa;
- Regiștrii segment nu pot fi operanzi (nici [-/E/R] IP, nici [-/E/R] FLAGS);
- Nu se pot folosi valori imediate în cadrul instrucțiunii CMOVcc;
- Operanzii trebuie să aibă dimensiune egală, cei pe **16 biți** se pot folosi în modul real de funcționare al procesorului; în plus, și cei pe **32 biți**, respectiv pe **64 biți** pot fi folosiți în modurile cu nume corespunzător (mod pe 32 biți, respectiv mod pe 64 biți);
- Nu se pot folosi operanzi de 8 biți;
- Se folosește directiva .686 la scrierea programului în asamblare.

Există **condiții** care sunt **verificate de mai multe instrucțiuni**:

- de exemplu CMOVNC, CMOVNB și CMOVAE, sau
 - CMOVc, CMOVb și CMOVNAE,
- ⇒ o anumită stare poate fi interpretată în mai multe moduri
sau altfel spus există **multiple mnemonici pentru un același cod al operației**.

La evaluarea condiției din cadrul instrucțiunii CMOVcc, se folosesc noțiuni diferite, în funcție de convenția de reprezentare a numerelor: **cu semn (signed)** / **fără semn (unsigned)**:

noțiunea de „mai mic” (**less**) sau „mai mare” (**greater**) pentru compararea numerelor **cu semn (signed)**, iar termenii „deasupra, peste” (**above**) sau „dedesubt, sub” (**below**) se folosesc pentru numere **fără semn (unsigned)**.

ARHITECTURA PROCESOARELOR X86. SETUL DE INSTRUCȚIUNI GENERALE

Condiția pentru fiecare mnemonică CMOVcc este dată în continuare, deci **cc** poate lua următoarele forme:

și **unsigned** și **signed**

CMOVE sau **CMOVZ**

- equal or zero (ZF=1)

CMOVNE sau **CMOVNZ**

- not equal/ zero (ZF=0)

(signed)

(unsigned)

CMOVS

- sign (SF=1),

CMOVC

- carry (CF=1),

CMOVNS

- not sign (SF=0),

CMOVNC

- not carry (CF=0),

CMOVO

- overflow (OF=1),

CMOVP sau **CMOVPE**

- parity sau parity even (PF=1),

CMOVNO

- not overflow (OF=0),

CMOVNP sau **CMOVPO**

- not parity sau parity odd (PF=0),

CMOVG

- greater (ZF=0 și SF=OF),

CMOVB

- below (CF=1),

CMOVGE

- greater or equal (SF=OF),

CMOVBE

- below or equal (CF=1 sau ZF=1),

CMOVNG

- not greater (ZF=1 sau SF≠OF),

CMOVNB

- not below (CF=0),

CMOVNGE

- not greater or equal (SF≠OF),

CMOVNBE

- not below or equal (CF=0 și ZF=0),

CMOVL

- less (SF≠OF),

CMOVA

- above (CF=0 și ZF=0),

CMOVLE

- less or equal (ZF=1 sau SF≠OF),

COMVAE

- above or equal (CF=0),

CMOVNL

- not less (SF=OF),

CMOVNA

- not above (CF=1 sau ZF=1),

CMOVNLE

- not less or equal (ZF=0 și SF=OF),

CMOVNAE

- not above or equal (CF=1),

2.2.2. Instrucțiunea XADD (486↑)

Începând cu familia de procesoare 486↑, a apărut instrucțiunea **XADD (Exchange and add)** care interschimbă primul operand (destinația) cu cel de-al doilea operand (sursa), iar apoi încarcă suma celor doi operanzi în operandul destinație. Operandul destinație poate fi un registru sau o locație de memorie; operandul sursă este un registru întotdeauna.

XADD destinație, sursă

XADD {reg_{8,16,32,64} | mem_{8,16,32,64}}, {reg_{8,16,32,64}}

; (sursă) ↔ (destinație)

; (destinație) ← (sursă) + (destinație);




Figura 2-2.2. Ilustrarea modului de operare al instrucțiunii XADD

Observații:

- Instrucțiunea XADD *afectează* *flagurile* în următorul mod: flagurile CF, PF, AF, SF, ZF și OF sunt setate în concordanță cu rezultatul obținut după adunare, acest rezultat fiind stocat în operandul destinație;
- Sursa nu poate fi dată imediată sau locație din memorie (sursa se va modifica);
- Regiștrii segment nu pot fi operanzi (nici [-/E/R] IP, nici [-/E/R] FLAGS);
- Această instrucțiune modifică inclusiv operandul sursă !
- Operanzii trebuie să aibă dimensiune egală, cei pe **8 biți** și **16 biți** se pot folosi în modul real de funcționare al procesorului; în plus, și cei pe **32 biți**, respectiv pe **64 biți** pot fi folosiți în modurile cu nume corespunzător

(mod pe 32 biți, mod pe 64 biți).

2.2.3. Exemple

Exemple de instrucțiuni ilegale:

; pentru exemplificare, voi folosi instrucțiunea condițională *CMOVC*, dar se poate folosi oricare dintre cele suportate.

```
cmovc DS, AX      ; nu se pot folosi regiștri segment
cmovc AX, 12h     ; nu se pot folosi valori imediate
cmovc EAX, BX     ; nu se pot folosi operanzi de dimensiuni diferite
cmovc AH, AL      ; operanzii pe 8 biți nu sunt suportați de instrucțiune

xadd AX, 1234h    ; sursa să nu fie dată imediată
xadd AX, var      ; sursa să nu fie operand din memorie
xadd AX, [BX]     ; sursa să nu fie operand din memorie
xadd DS, AX       ; nu se admit regiștri segment ca operanzi
xadd AX, BL       ; operanzii trebuie să aibă dimensiune egală
```

Exemple de instrucțiuni legale:

Exemple 2-2.1

```
cmovnz AX, var    ; dacă rezultatul operației anterioare nu a setat ZF, se va transfera conținutul din memorie al lui var în AX
cmovc EAX, [ESI]  ; dacă CF=1 se va muta dublucuvântul din memorie (de la offsetul dat de ESI
                                     ; în cadrul segmentului DS) în EAX
cmovz AX, BX      ; dacă ZF=1 (obținut din operația anterioară), atunci se va transfera conținutul din BX în AX
```

Exemplul 2-2.2

```
mov EAX, 15       ; EAX=00 00 00 0Fh
mov EBX, 6        ; EBX=00 00 00 06h
xadd EAX, EBX     ; EAX=EAX+EBX=00 00 00 15h și EBX=00 00 00 0Fh
```

Exemplul 2-2.3 Interschimbă primul element al unui șir cu conținutul lui AL, iar suma lor se depune ca prim element al șirului.

```
.data
a db 1,2,3,4,5
.code
mov AL, 2
xadd [a], AL ; în memorie se va depune la adresa offset a valoarea 03h, iar în registrul AL va fi valoarea 01h
```

Exemplul 2-2.4

```
.data
a dd 12345678h, 9ABCDEF0h, 0
.code
mov EAX, [a+4]
xadd [a+8], EAX ; în memorie se va depune în locul lui 0 (deci ca al III-lea element al șirului)
; valoarea sumei 9ABCDEF0h + 0, iar EAX va fi 0
; deci șirul a din memorie va fi acum a = 12345678h, 9ABCDEF0h, 9ABCDEF0h
```

	<i>primul element</i>	<i>al doilea element</i>	<i>al treilea element</i>
inainte	78 56 34 12	F0 DE BC 9A	00 00 00 00
dupa	78 56 34 12	F0 DE BC 9A	F0 DE BC 9A

Figura 2-2.3. Ilustrarea modului de aranjare a datelor în memorie pentru exemplul 2-2.4, ca dublucuvinte în format Little Endian (înainte și după execuția instrucțiunii XADD) (valorile octeților au fost exprimate în hexazecimal)

2.3. Instrucțiuni de transfer pentru conversie format

Aceste instrucțiuni se referă la conversia între formatul Little End-ian (LE) și Big End-ian (BE); se fol. în general atunci când se dorește un schimb de date între procesoare cu arhitecturi diferite. Modificarea formatului din LE în BE sau invers se realiz. prin schimbarea ordinii celor 4 octeți respectiv 8 octeți ce compun data din operand. La *BSWAP*, operandul se numește operand destinație și poate fi doar registru GPR pe 32 biți sau 64 biți, iar la *MOVBE* se numește operand sursă și poate fi și o zonă de memorie. Aceste instrucțiuni, *BSWAP* și *MOVBE*, au fost suportate pentru prima oară de procesoare pe 32 biți.

2.3.1. Instrucțiunea BSWAP (486↑)

Începând cu familia de procesoare 486↑, a apărut instrucțiunea **BSWAP** (*Byte swap*) care inversează ordinea octeților într-un dublucuvânt (32 biți). Ulterior, de la procesoarele pe 64 biți, instrucțiunea a fost suportată și la nivel de 64 biți, deci operanzi la nivel de cvadruplicuvânt. Se folosește un registru temporar pentru a realiza inversarea octeților. Obținerea aceluiași efect pe un cuvânt (16 biți), lucru care ar fi fost necesar la operarea în mod real, poate fi realizată prin instrucțiunea XCHG.

BSWAP destinație ; (destinație) ← (destinație(octeți inversați ca ordine))
BSWAP {reg_{32,64}}




Figura 2-3.1. Ilustrarea modului de operare al instrucțiunii **BSWAP**

Observații:

- Instrucțiunea *BSWAP* nu afectează flagurile;
- Folosește un singur operand (destinație) pe care îl modifică; acesta nu poate fi locație din memorie sau dată imediată;
- Regiștrii segment nu pot fi operand (nici [-/E/R] IP, nici [-/E/R] FLAGS);
- Se poate folosi ca operand doar un registru GPR, iar dimensiunea acestuia poate fi doar de 32 biți sau de 64 biți; nu se admit cei pe 8 biți sau 16 biți.

2.3.2. Instrucțiunea MOVBE (Intel Atom↑)

Instrucțiunea **MOVBE** (*Move data after swapping bytes*) a apărut prima dată la procesoare pe 32 biți, fiind specifică în general familiei de procesoare **Intel Atom**. Această instrucțiune realizează un transfer după ce octeții au fost inversați în cadrul structurii operandului sursă (pentru inversare se fol. un registru temporar). Pentru a verifica dacă un anumit procesor suportă instrucțiunea **MOVBE**, se poate verifica dacă bitul b22 (bit numit ‚movbe‘) din registrul ECX este setat după execuția instrucțiunii **CPUID** cu EAX=00000001h la intrare: EAX=00000001h --->**CPUID**---> ECX_{b22=1} sau dacă **CPUID.00000001h.ECX[22] = 1**;

MOVBE *destinație, sursă* ; (*destinație*) ← (*sursă*(*octeți inversați ca ordine*))

MOVBE { *reg*_{16,32,64} | *mem*_{16,32,64} }, { *reg*_{16,32,64} | *mem*_{16,32,64} }




Figura 2-3.2. Ilustrarea modului de operare al instrucțiunii **MOVBE**

Observații:

- Instrucțiunea MOVBE *nu afectează flagurile*;
- Operandii pot fi doar regiștri sau zone din memorie (nu pot fi constante sau date imediate), dar nu pot fi de același tip – obligatoriu unul va fi registru și celălalt va fi din memorie;
- Sursa nu poate fi dată imediată; această instrucțiune nu modifică operandul sursă;
- Regiștrii segment nu pot fi operanzi (nici [-E/R] IP, nici [-E/R] FLAGS);
- Operandii trebuie să aibă dimensiune egală, cei pe **16 biți** se pot folosi în modul real de funcționare al procesorului; în plus, și cei pe **32 biți**, respectiv pe **64 biți** pot fi folosiți în modurile cu nume corespunzător (mod pe 32 biți, mod pe 64 biți); nu se pot folosi operanzi pe **8 biți**.

2.3.3. Exemple

Exemple de instrucțiuni ilegale:

bswap var ; operandul destinație nu poate fi din memorie
 bswap [EDI] ; operandul destinație nu poate fi din memorie
 bswap 1234h ; operandul destinație nu poate fi dată imediată
 bswap DS ; operandul destinație nu poate fi registru segment nici [-/E/R] IP, nici [-/E/R] FLAGS
 bswap AX ; nu se poate folosi registru de 16 biți, doar de 32 sau 64 biți

 movbe AX, BX ; operanzii nu pot fi ambii regiștri
 movbe var1, [ESI] ; operanzii nu pot fi ambii locații de memorie
 movbe AX, 1234h ; operandul sursă nu poate fi dată imediată;
 movbe DS, AX ; regiștrii segment nu pot fi operanzi (nici [-/E/R] IP, [-/E/R] FLAGS);
 movbe EAX, BX ; operanzii trebuie să aibă dimensiune egală, minim 16 biți

Exemple de instrucțiuni legale:

Exemplul 2-3.1

mov EAX, 12345678h ; EAX = 12345678h
 bswap EAX ; EAX = 78563412h

Exemplul 2-3.2

mov RBX, 0102030405060708h ; RBX = 0102030405060708h
 bswap RBX ; RBX = 0807060504030201h

Exemplul 2-3.3

mov AX, 1234h ; AX=1234h
 mov BX, 5678h ; BX=5678h
 movbe AX, BX ; AX=7856h, BX=5678h

Exemplul 2-3.4

```

mov EAX, 12345678h ; EAX = 12345678h
movbe EBX, EAX ; EBX = 78563412h

```

Exemplul 2-3.5

```

.data
a dd 01020304h, 05060708h
.code
mov EAX, a ; EAX = 01020304h
movbe EAX, a ; EAX = 04030201h
mov EBX, a+4 ; EBX = 05060708h
movbe EBX, a+4 ; EBX = 08070605h
bswap EBX ; EBX = 05060708h
movbe a+6, AX ; a = 01020304h, 01020708h,

```

; dar în memorie (sub formă LittleEnd-ian) se vor vedea octeții: 04|03|02|01 și apoi 08|07|02|01



Figura 2-3.3. Ilustrarea modului de aranjare a datelor în memorie pentru exemplul 2-3.5, ca dublucuvinte în format Little Endian (înainte și după execuția secvenței de instrucțiuni) (valorile octeților au fost exprimate în hexazecimal)

2.4. Instrucțiuni de transfer cu stivă

Stiva este o zonă specială din memorie în care se pot stoca temporar date. De ex., aici se pot depune temporar valorile unor regiștri care ar urma să fie modificați în program; prin folosirea stivei, valorile inițiale ale regiștrilor respectivi pot fi restaurate. Aceste depuneri (și restaurări) de valori în (din) stivă se realizează cu **operații specifice stivei**, operații de tip **PUSH** și **POP**.

De asemenea, în cadrul apelului unei subrutine, cu **CALL** (deci atunci când se intră într-un subprogram nou din programul principal), starea curentă a procesorului (dată de conținutul regiștrilor din programul principal, dar și valorile curente ale (E)IP și CS) sunt depuse pe stivă; la sfârșitul subprogramului respectiv, toate aceste valori sunt refăcute de pe stivă în mod automat. Astfel, **stiva** este definită ca **o zonă din memorie de tip listă LIFO (Last In First Out)** și se află în segmentul de stivă, pointată de registrul segment SS. (LIFO - analogie cu un sac în care se stivuiesc articole vestimentare împăturate)

La implementarea stivei, zona de memorie este cu depunere înspre adrese mai mici, ceea ce înseamnă că adresa cea mai mică din segmentul SS este adresa de bază a segmentului și (E)BP (Extended Base Pointer) este egal cu această valoare (acolo se află baza stivei). Pe de altă parte, cea mai mare adresă va fi în registrul (E)SP (Extended Stack Pointer), acesta modificându-și frecvent valoarea, în funcție de depunerile și extragerile efectuate cu stiva (registrul (E)SP desemnează vârful stivei sau locația elementului curent din stivă).

De exemplu, în simulatorul EMU8086, în cadrul programelor de tip .COM, segmentul de stivă (care se suprapune pe cel de date și cod la **programe .COM**) are alocată ca adresă de bază valoarea 0700h (deci SS=0700h), iar registrul BP are valoarea 0000h (baza stivei). Valoarea registrului SP este inițializată la începutul programului în mod automat cu valoarea FFFeh (sau în funcție de dimensiunea impusă pentru stivă), iar la depunerea unei valori de 16 biți, această valoare se va decremența cu 2 (va urca în memorie), deci SP va deveni FFFCh, apoi la următoarea depunere va deveni FFFAh ș.a.m.d.

În cadrul unui **program de tip .EXE**, începutul segmentului de cod, date și stivă nu mai coincide, însă aceste segmente se pot suprapune. De exemplu, DS=0700h, SS=0712h, CS=0722h. Presupunând că s-a alocat o zonă de 100h octeți pentru stivă, vom avea SP=0100h, iar BP=0000h. În gen., putem spune că întotdeauna **diferența (E)SP-(E)BP arată câți octeți mai încap pe stivă până la umplere**. De exemplu, dacă în stiva de 100h dimensiune (deci cu SP=0100h inițial) se depune un cuvânt, SP devine 00FEh, iar la depunerea unui al doilea cuvânt, SP devine 00FCh. În plus, se poate afla numărul de operații PUSH cu operand de tip cuvânt (sau dublucuvânt) posibile printr-o simplă împărțire cu 2 (respectiv cu 4) a valorii din (E)SP.

Pentru a defini o zonă de stivă în cadrul unui program (de tip .EXE) se poate folosi directiva cu același nume:

.stack 100h ; se va defini o zonă de 100h sau 256 octeți ca fiind „stivă”.

Directiva *.stack* se specifică la început, după directiva *.model* (definește modelul de memorie dorit). La modelul de memorie *tiny*, definirea dimensiunii stivei poate lipsi, întrucât DOS va face alocarea automată, însă la modelele de memorie mai mari, dacă se omite această specificare, poate să apară mesaj de avertizare „No stack segment” la linkeditare. Această avertizare poate fi ignorată dacă zona de stivă nu va depăși 128 octeți, dar altfel se poate ajunge chiar la căderea sistemului (deoarece se suprascrive o zonă din memorie numită PSP). Ce este/ ce conține aceasta zonă PSP ?

La începutul fiecărui program în memorie se atașează un antet numit **Program Segment Prefix (PSP)** care conține multiple **informații**, unele **critice pentru rularea programului sau chiar a sistemului**; printre aceste informații se numără: descrierea contextului în care rulează programul, numărul de parametri, care sunt acești parametri, etc. Cum stiva crește „în sus”, depășirea dimensiunii alocate (în mod automat de către sistem) pentru stivă va duce la alterarea acestei zone din memorie, deci cu risc de „system crash”. Dacă se folosește modelul de memorie *tiny*, stiva va fi localizată la capătul segmentului (dimensiunea maximă a segmentului fiind 64kB), permițând astfel mai mult spațiu de depozitare în stivă.

Instrucțiunile care folosesc stiva generează automat adresele din memorie, prin **controlarea regiștrilor SS și (E)SP** ((Extended) Stack Pointer), care indică vârful stivei. Inițial, stiva nu conține date, dar pe măsura introducerii acestora în zona de stivă (cu PUSH), dimensiunea stivei crește, întinzându-se spre adrese mai mici (stiva crește „în sus” și (E)SP va descrește). Deoarece **stiva se umple înspre adrese ce descresc**, pointerul SS:(E)SP indică adrese tot mai mici și conține întotdeauna **adresa ultimului operand introdus în stivă** sau unde ar urma să se depună un nou element, numit deseori **„elementul din vârful stivei”**.

Inițial, stiva nu conține date, este goală, dar pe măsura introducerii elementelor în stivă, se spune că dimensiunea stivei crește (sacul se umple), întinzându-se **spre adrese mai mici** (stiva crește **„de jos în sus”**), așa cum sugerează Figura 2-4.1.

În cazul în care stiva s-ar umple (ar ajunge până în vârf în Figura 2-4.1) și în continuare s-ar efectua depuneri pe stivă, aceste elemente depuse „după umplere” vor ajunge de fapt la baza stivei (jos, în Figura 2-4.1). Practic, zona de stivă este implementată ca un buffer circular.




Figura 2-4.1. Depunerea elementelor în memorie (stânga) și în stivă (dreapta)

Elementele stivei nu sunt niciodată octeți, doar **cuvinte (8086↑)**, **dublucuvinte (80386↑)** sau **cvadruplucuvinte (Pentium 4↑)**, așa cum prezintă Figura 2-4.2.




Figura 2-4.2. Tipuri de operanzi suportați de stivă, ocupând 2, 4 sau 8 octeți

Instrucțiunile specifice lucrului cu stiva pot salva (sau pot extrage) în (din) stivă un singur operand (precum instrucțiunile PUSH și POP) sau un set de operanzi (precum instrucțiunile PUSHA[-/D] și POPA[-/D]).

2.4.1. Instrucțiunile PUSH și POP

Instrucțiunea **PUSH (Push Value onto Stack)** depune în stivă un operand, iar instrucțiunea **POP (Pop Value off Stack)** extrage din stivă ultimul operand introdus. Dacă se dorește restaurarea unor valori din mai mulți regiștri sau zone de memorie, acestea se vor depune pe stivă cu PUSH, iar la preluarea cu POP vor trebui extrași în ordine inversă față de cum au fost depuși.

PUSH sursă

PUSH {reg_{16,32,64} | mem_{16,32,64} | sreg | imed_{16,32,64}}

; depune elementul din sursă pe stivă

POP destinație

POP {reg_{16,32,64} | mem_{16,32,64} | sreg}

; preia elementul de pe stivă în destinație

La folosirea lui POP, efectul este invers lui PUSH, elementele extrăgându-se din stivă în operandul specificat în instrucțiune.

Observații:

- Instrucțiunile PUSH și POP *nu afectează flagurile*;
- Registrul ES, CS sau o valoare imediată nu poate apărea ca destinație;
- Sursa și destinația sunt operanzi pe **16 biți** de la **8086 - 286** (extinse la **32 biți** de la **80386↑** și apoi la **64 biți** de la **Pentium 4 și Core 2↑**), dar niciodată octet;
- De la **80386↑**, s-au adăugat regiștrii segment FS și GS, deci și aceștia pot fi folosiți cu stiva;
- Valorile imediate în cadrul instrucțiunii *PUSH* sunt admise ca operanzi sursă începând de la **80186↑**, dar ca destinație (în instrucțiunea *POP*), *niciodată*;
- La lucrul cu stiva, în general se recomandă ca numărul operațiilor POP să fie egal cu numărul operațiilor PUSH în cadrul unui program, pentru ca stiva să nu se decaleze.

La lucrul cu stiva, vorbim de așezarea octeților în memorie tot după **convenția Little-END-ian**, exact ca în cazul datelor din cadrul segmentului de date.

La PUSH, pointerul (E)SP se actualizează la început și abia apoi se depune conținutul sursei pe stivă, în timp ce la POP, prima dată se extrag valorile din stivă și se depun în operandul destinație, și abia apoi se actualizează (E)SP.

Începând cu **80186**, ca operand sursă sunt admise și datele imediate, iar **dimensiunea datelor** imediate salvate pe stivă sau restaurate de pe stivă poate fi de **16 biți** sau începând cu **80386** și de **32 biți** (**cuvinte** sau **dublucuvinte**) în funcție de specificatorii **word** sau **dword**. Astfel, registrul **SP** sau **ESP** (se va incrementa/ decremента automat **cu 2** sau **cu 4**). Începând cu **Pentium 4**, elementele stivei pot fi și **cvadublucuvinte** (cu specificatorul **qword**), deci **RSP** cum se va numi acum (E)SP se va incrementa sau decremента automat **cu 8**.




Figura 2-4.3. Ilustrarea modului de operare al instrucțiunii **PUSH** (stânga) și al instrucțiunii **POP** (dreapta)

PUSH sursă

$[-/E/R]SP \leftarrow [-/E/R]SP - d$

SS: $[([-/E/R]SP + 0] \leftarrow \text{Lowest8b (sursă)}$

...

SS: $[([-/E/R]SP + d - 1] \leftarrow \text{Highest8b (sursă)}$

d=2 la 8086↑

d=4 la 386↑

d=8 la P4, Core2↑

POP destinație

SS: $[([-/E/R]SP + 0] \rightarrow \text{Lowest8b (destinație)}$

...

SS: $[([-/E/R]SP + d - 1] \rightarrow \text{Highest8b (destinație)}$

$[-/E/R]SP \leftarrow [-/E/R]SP + d$

d=2 la 8086↑

d=4 la 386↑

d=8 la P4, Core2↑

PUSH sursă:

1. actualizează pointerul (E)SP – sau “își face loc”
2. depune conținutul din sursă pe stivă

POP destinație:

1. ia conținutul de pe stivă și îl depune în destinație
2. actualizează pointerul (E)SP – sau “elimină locul gol”

Când are loc instrucțiunea **push EAX** de exemplu, la operarea pe 32 biți,

1. registrul ESP se decrementează cu 4, iar apoi
2. la adresa SS:ESP+3 se depune octetul de rang 3 (format din biții 31-24), deci octetul c.m.s.;
la adresa SS:ESP+2 se depune octetul de rang 2 (format din biții 23-16);
la adresa SS:ESP+1 se depune octetul de rang 1 (format din biții 15-8);
la adresa SS:ESP+0 se depune octetul de rang 0 (format din biții 7-0), adică c.m.p.s. octet.



in segmentul SS:**in segmentul SS:**

Figura 2-4.4. Ilustrarea modului de operare al instrucțiunii **PUSH** în mod pe 16 biți (stânga) și în mod pe 32 biți (dreapta)

Când se execută instrucțiunea **pop EAX**, raționamentul este invers:

1. de la adresele SS:ESP+3, SS:ESP+2, SS:ESP+1 și SS:ESP+0 se iau octeții și se depun în EAX, iar apoi
2. se incrementează ESP cu 4.

2.4.2. Instrucțiunile PUSHASHI POPA (186↑)

De la 80186↑ au fost introduse instrucțiunile **PUSHA (Push All 16-bit General-Purpose Registers)** și **POPA (Pop All 16-bit General-Purpose Registers)** care salvează pe stivă, respectiv restaurează de pe stivă toți regiștrii generali de 16 biți ai CPU. Dacă atributul dimensiunii operandului este 16 biți, instrucțiunea PUSHASHI salvează regiștrii în ordinea AX, CX, DX, BX, SP, BP, SI, DI, ocupând 8*2 octeți în stivă, iar instrucțiunea POPA îi reface în ordine inversă, cu specificarea că registrul SP nu e realmente refăcut (doar se adună 8 la valoarea curentă din registrul SP, continuând apoi cu încă 4 operații pop, deci încă +8).

PUSHA ; depune conținutul celor 8 regiștri generali de 16 biți pe stivă

POPA ; preia conținutul de pe stivă și îl depune în cei 8 regiștri generali de 16 biți

Observații:

- Instrucțiunile PUSHASHI POPA nu afectează flagurile;

Operațiile care au loc la execuția instrucțiunii PUSHASHI, respectiv POPA sunt:

PUSHA: (1) *TEMP <- SP*; (2) *PUSH AX*; (3) *PUSH CX*; (4) *PUSH DX*; (5) *PUSH BX*; (6) *PUSH TEMP*; (7) *PUSH BP*; (8) *PUSH SI*; (9) *PUSH DI*;

POPA: (1) *POP DI*; (2) *POP SI*; (3) *POP BP*; (4) *SP=SP+8*; (5) *POP BX*; (6) *POP DX*; (7) *POP CX*; (8) *POP AX*;

2.4.3. Instrucțiunile PUSHADSHI POPAD (386↑)

De la 80386↑, cele 2 instrucțiuni prezentate anterior au fost adaptate la tipul double, deci au fost introduse **PUSHAD (Push All 32-bit General Purpose Registers)** și **POPAD (Pop All 32-bit General Purpose Registers)** care realizează aceleași operații similare lui PUSHASHI și POPA, dar folosind regiștrii corespunzători pe 32 biți (EAX, ECX, EDX, EBX, ș.a.m.d.).

Pentru modul pe 64 biți, instrucțiunile PUSHADSHI POPAD nu au fost definite (nu funcționează).

PUSHAD ; depune conținutul celor 8 regiștri generali de 32 biți pe stivă

POPAD ; preia conținutul de pe stivă și îl depune în cei 8 regiștri generali de 32 biți

Observații:

- Instrucțiunile PUSHADSHI POPAD nu afectează flagurile;
- Instrucțiunea PUSHAD necesită 8*4=32B de spațiu pe stivă pentru stocarea a 8 regiștri de 32 biți fiecare;
- Valoarea preluată din stivă pentru ESP este ignorată(se reface ca ESP+4*4, și apoi se mai adună 4 la fiecare pop).

Operațiile care au loc la execuția instrucțiunii **PUSHAD**, respectiv **POPAD** sunt:

PUSHAD

TEMP <- ESP
 PUSH EAX
 PUSH ECX
 PUSH EDX
 PUSH EBX
 PUSH TEMP
 PUSH EBP
 PUSH ESI
 PUSH EDI

POPAD

POP EDI
 POP ESI
 POP EBP
 ESP=ESP+16
 POP EBX
 POP EDX
 POP ECX
 POP EAX




Figura 2-4.5. Ilustrarea modului de operare al instrucțiunii **PUSHA** pe 16 biți (stânga) și al instrucțiunii **PUSHAD** pe 32 biți (dreapta). Când se operează în modul pe 32 biți, operanzii din memorie (care nu au specificat explicit tipul) sunt considerați de 32 biți. Similar, la funcționarea în mod pe 64 biți, aceștia vor fi considerați implicit pe 64 biți.

2.4.4. Exemple:

Exemple de instrucțiuni ilegale:

pop ES ; nu se admite registrul ES ca și destinație, nici [-E/R] IP
 pop CS ; nu e indicat registrul CS ca și destinație
 push 1234h ; admisă doar de la **80186**↑
 pop 1234h ; nu e admisă niciodată o valoare imediată ca destinație
 pop AH ; nu se pot folosi octeți la lucrul cu stiva
 pusha AX ; instrucțiunea PUSHA nu are operanzi
 popa AX ; instrucțiunea POPA nu are operanzi
 pushad EAX ; instrucțiunea PUSHAD nu are operanzi
 popad EAX ; instrucțiunea POPAD nu are operanzi

Exemple de instrucțiuni legale:

Exemple 2-4.1

push BX ; SP se decrementează cu 2, iar apoi (SS:[SP]) = BX; deci conținutul reg. BX este depus în stivă,
 push EBX ; se folosește registrul pe 32 biți, din ESP se scade 4 (mod pe 32 biți)
 push RBX ; mod pe 64 biți, se folosește registrul pe 64 biți, RSP se decrementează cu 8 (mod pe 64 biți)

Exemple 2-4.2

push VAR ; conținutul memoriei VAR e depus în stivă la locația SS:[SP], VAR obligatoriu de tip
 ; cuvânt la **8086**, dar poate fi și dublucuvânt (de la **386**↑) sau cvadruplucuvânt (de la **P4**↑)
 push valmem32 ; conținutul memoriei pe 32 biți (de la **386**↑) e depus în stivă
 push valmem64 ; conținutul memoriei pe 64 biți (de la **P4**↑) e depus în stivă

Exemple 2-4.3

push [BX] ; cuvântul din memorie, adresat de BX (în segmentul DS) se depune în stivă, dar mai corect ar fi:
 push word ptr [BX] ; cu specificarea tipului: (SS:[SP]) = (DS:[BX])
 push qword ptr [RBX] ; depune în stivă cvadruplucuvântul adresat de RBX

Exemple 2-4.4

push 'a' ; depune pe stivă codul Ascii al caracterului **a**, scris pe 16 biți³
 push ',' ; depune pe stivă codul Ascii al caracterului ,, scris pe 16 biți³
 push 2 ; depune pe stivă 2, scris ca word, adică 0002h
 pushw 10h ; depune pe stivă 10h, scris ca word, adică 0010h⁴
 pushd 10h ; depune pe stivă 10h, scris ca doubleword: 00000010h

Exemple 2-4.5 Lucrul cu regiștrii segment

push DS ; se depune pe stivă valoarea din registrul segment DS
 pop DS ; preia de pe stivă o valoare pe 16 biți și se stochează în registrul segment DS (de la **8086↑**)
 pop FS ; preia de pe stivă o valoare pe 16 biți și se stochează în registrul segment FS (de la **386↑**)

Exemple 2-4.6

pop valmem64 ; se preiau 8 octeți de pe stivă și se depun în memorie, la adresa dată de valmem64 (mod pe 64 biți)
 pop valmem32 ; se preiau 4 octeți de pe stivă și se depun în memorie, la adresa dată de valmem32 (mod pe 32 biți)
 pop word ptr [BX] ; se preiau 2 octeți de pe stivă și se depun în memorie, la adresa dată de conținutul registrului BX
 (mod pe 16 biți)

Exemplul 2-4.7

pusha ; se salvează pe stivă AX, CX, DX, BX, SP, BP, SI, DI
 pop VAR ; conținutul registrului DI e depus în memorie la adresa dată de VAR

Exemplul 2-4.8 Fie o secvență de cod formată din 4 blocuri de instrucțiuni, așa cum se poate observa în Figura 2-4.6. Primul bloc conține doar instrucțiuni **mov** (pentru a fixa datele de intrare ale problemei). Interesant de urmărit este blocul II și IV, unde se subliniază efectul instrucțiunilor **pusha** și **popa**. După execuția instrucțiunii **pusha** (adică „blocul II”), se observă pe stivă, de jos în sus, următoarele: conținutul registrului AX, apoi CX, DX, BX, SP, BP, SI și în final DI.

³ TASM va depune doar octetul c.m.p.s. ca valoare *operand pe 8 biți*, octetul c.m.s. fiind porțiunea AH din registrul AX; simulatorul EMU8086 nu suportă acest format de instrucțiune

⁴ valoarea operandului se extinde cu semn la dimensiunea specificată în instrucțiune;

ARHITECTURA PROCESOARELOR X86. SETUL DE INSTRUCȚIUNI GENERALE

Pentru SP observăm că s-a depus pe stivă valoarea FFFeh, adică valoarea lui SP dinaintea execuției instrucțiunii pusha (sau de după execuția blocului I). De fapt, valoarea reală a lui SP după execuția a 5 operații push, ar fi trebuit să fie FFF4h. După execuția instrucțiunii **pusha** (adică după ce s-au depus pe stivă toate cele 8 cuvinte) SP a descrescut cu 16, deci $SP = FFFeh - 16 = FFEeh$. În instrucțiunile blocului III, se curăță toți regiștrii (presupunând că valorile acestora au fost alterate de un bloc oarecare din program). După execuția instrucțiunii **popa** (adică după execuția blocului IV) se observă că valoarea lui SP va fi cea preluată din stivă și nu cea calculată după 3 operații pop, adică $FFEEh + 6 = FFF4h$.




Figura 2-4.6. Ilustrarea modului de execuție al secvenței de cod de la exemplul 2-4.8

Exemplul 2-4.9

Să presupunem că stiva a fost definită între locațiile 10000h și 1FFFFh pentru un **procesor 8086**; la inițializarea stivei, se va încărca registrul segment SS cu 1000h și registrul SP cu 0000h (deci dimensiunea stivei este în acest caz 64KB).

La execuția primei instrucțiuni de tip PUSH (cu operand de tip word în acest caz) valoarea din SP va deveni SP=FFFEh, ceea ce în convenția numerelor fără semn înseamnă 65.534.

Se observă astfel că diferența între cele 2 adrese 10000h și 1FFFEh sugerează faptul că se mai pot depune încă 65534 octeți pe stivă până la umplere sau că se pot efectua 32767 operații PUSH (în ipoteza că nu am folosi și instrucțiuni POP).

Totuși, **segmentele de stivă se comportă ciclic**, ca niște **buffer circulare**: dacă se atinge extrema (în cazul nostru SP ajunge treptat de la FFFEh, la FFFCh, ..., apoi la 0002h și apoi la 0000h), SP va relua apoi parcurgerea zonei de memorie (adică a stivei) din cealaltă extremă: SP va deveni din nou FFFEh, și deci s-ar suprascrie vechiul conținut.

În practică foarte rar se întâmplă astfel de cazuri, întrucât cu stiva se folosesc și instrucțiuni POP în alternanță cu cele PUSH, iar instrucțiunile POP readuc valoarea pointerului înapoi, înspre adrese mai mari.

Valoarea pointerului BP este în general inițializată cu BP=0000h tocmai pentru a indica acest comportament ciclic al stivei: **când SP devine egal cu BP se consideră că stiva s-a umplut.**

- A. **Ce se întâmplă când stiva se umple? Unde se depune informația după ce stiva e plină?**
- B. **Ce se întâmplă dacă stiva e goală și luăm informație din ea? Ce informație va conține stiva dacă prima instrucțiune ce se execută cu stiva este o instrucțiune pop ?**

ARHITECTURA PROCESOARELOR X86. SETUL DE INSTRUCȚIUNI GENERALE

A. În cadrul unui program de tip .COM să presupunem că SS=DS=CS=ES=0700h, iar la început se inițializează SP=FFFEh și BP=0000h. Pentru a demonstra comportamentul ciclic al stivei, să presupunem că în cadrul acestui program de tip .COM stiva este aproape plină (pointerul SP a ajuns aproape de limita superioară). Pentru a urmări îndeaproape lucrul cu stiva, în cadrul programului nostru, am ales ca prima instrucțiune să fie una care să modifice pointerul SP, să îl aducă cât mai aproape de partea de sus a stivei. Apoi, se fac mai multe depuneri pe stivă și se observă că pointerul sare automat de la valoarea 0000h la FFFEh, deci sare din partea de sus (numită și „vârf”), în partea de jos (numită și „bază”).

Secvența de program propusă la secțiunea A:	Inițial SS=DS=CS =ES=0700h (rămân neschimbate)	După execuția <i>mov SP,0002h</i>	După execuția <i>push 1234h</i> (<i>stiva tocmai s-a umplut</i>)	După execuția <i>push 5678h</i> (<i>pointerul sare înapoi jos</i>)	După execuția <i>push 9abcdh</i>
mov SP,0002h push 1234h push 5678h push 9abch	BP=0000h, SP=FFFEh , Deci pointerul la vârful stivei este la locația 0700:FFFEh	BP=0000h, SP=0002h ,	BP=0000h, SP=0000h , (la 07000h va depune 34h și la 07001 va depune 12h)	BP=0000h, SP=FFFEh , (la 16FFFEh va depune 78h și la 16FFFFh va depune 56h)	BP=0000h, SP=FFFCh , (la 16FFCh va depune BCh și la 16FFDh va depune 9Ah)





Figura 2-4.7. Ilustrarea modului de operare al stivei ca un buffer circular la PUSH

- B. Invers, să presupunem că se folosește un program de tip .COM și că prima instrucțiune care folosește stiva din acest program este o instrucțiune POP și nu una PUSH, sau mai bine că se efectuează o instrucțiune PUSH, urmată de 2 instrucțiuni POP.

Secvența de program propusă la secțiunea B:	Inițial SS=DS=CS =ES=0700h (rămân neschimbate)	După execuția push 1234h	După execuția pop AX	După execuția pop BX (pointerul sare înapoi sus)	După execuția pop CX
push 1234h pop AX pop BX pop CX	BP=0000h, SP=FFFEh , Deci pointerul la vârful stivei este la locația 0700:FFFEh	BP=0000h, SP=FFFC , (la 16FFCh va depune 34h și la 16FFD va depune 12h)	BP=0000h, în AX va fi 1234h (luat de la 16FFCh și 16FFDh) și apoi SP devine SP=FFFEh ,	BP=0000h, în BX va fi 0000h (luat de la 16FFEh și 16FFFh) și apoi SP devine SP=0000h ,	BP=0000h, în BX va fi 20CDh (luat de la 07000h și 07001h) și apoi SP devine SP=0002h ,



Confuzia poate să apară deoarece partea de sus din Figurile 2.4-7 și 2.4-8 se numește „baza” (și nu partea de jos); totuși, fiind vorba de un buffer circular, locația cea mai de jos e cea „de deasupra” locației de sus și invers.

Exemplul 2-4.10 La un CPU 8086, presupunând că SS=0700h și SP=FFFEh, se dă următoarea secvență de instrucțiuni:

org 100h

mov AX, 1234h ; AX=1234h

mov BX, 5678h ; BX=5678h

push AX ; se decrementează SP cu 2: SP=0FFFCh, iar în locațiile
; SS:(SP+1) și SS:(SP) se depune cuvântul din AX;

push BX ; similar SP=0FFFAh, (SS:SP)=5678h (LittleEnd-ian)

În urma execuției secvenței de instrucțiuni, stiva va arăta așa ca în Fig. 2-4.9




Figura 2-4.9. Ilustrarea exemplului 2-4.10: depunerea pe stivă a două elemente pe cuvânt (1234h și 5678h)

Exemplul 2-4.11 Problema anterioară, adaptată la un CPU pe 32 biți, se poate transcrie: se dă următoarea secvență de instrucțiuni:

```

mov EAX,01234567h ; EAX=01234567h
mov EBX, 89ABCDEFh ; EBX=89ABCDEFh
push EAX           ; se decrementează ESP cu 4, iar în locațiile
                  ; SS:(ESP+3) , SS:(ESP+2), SS:(ESP+1) și SS:(ESP) se depune dublucuvântul din EAX;
push EBX          ; similar ESP se mai decrementează cu 4, iar (SS:ESP)=89ABCDEFh (LittleEnd-ian)

```

În urma execuției secvenței de instrucțiuni, stiva va arăta așa ca în Fig. 2-4.10




Figura 2-4.10. Ilustrarea exemplului 2-4.11: depunerea pe stivă a două elemente pe dublucuvânt (01234567h și 89ABCDEFh)

Exemplul 2-4.12 Presupunând că în secvența de la exemplul 2-4.10 se adaugă și două instrucțiuni pop, ce se va găsi în regiștrii CX și DX și cum va arăta stiva?

```

org 100h
mov AX,1234h      ; AX=1234h
mov BX, 5678h    ; BX=5678h
push AX          ; se decrementează SP cu 2: SP=0FFFCh, iar în locațiile
                ; SS:SP+1 și SS:SP se depune cuvântul din AX;
push BX          ; similar SP=0FFFAh, apoi (SS:SP)=5678h (LittleEnd-ian)
pop CX           ; se depune cuvântul din locațiile SS:(SP-1) și SS:SP în CX
                ; deci CX=5678h iar apoi se incrementează SP cu 2: SP=0FFFCh
pop DX           ; similar, DX=1234h (Little End-ian) și apoi SP=0FFFEh,
    
```

În urma execuției secvenței de instrucțiuni, stiva va arăta așa ca în Figura 2-4.11:




Figura 2-4.11. Ilustrarea exemplului 2-4.12: preluarea de pe stivă a 2 elemente pe cuvânt (5678h și 1234h)

Exemplul 2-4.13 Presupunând că se execută următoarea secvență de cod, care vor fi valorile elementelor șirului sird ?

```
org 100h
.data
sirs dw 1,2,3,4
sird dw 4 dup(?)
.code
push sirs[0]
push sirs[2]
push sirs[4]
push sirs[6]
push sirs[6]
pop sird[0]
pop sird[2]
pop sird[4]
pop sird[6]
```




Figura 2-4.12. Ilustrarea exemplului 2-4.13: inversarea unui șir de elemente pe cuvânt prin stivă

Exemplul 2-4.14 Folosind un CPU de 32 biți, se presupune că se dorește transferul unui dublucuvânt dintr-un registru de 32 biți într-o pereche de regiștri de câte 16 biți fiecare (sau invers, dintr-o pereche de regiștri de 16 biți într-un registru de 32 biți).

Transfer din EAX în DX:AX

```
mov EAX, 12345678h ; EAX = 12345678h
push EAX           ; se depune pe stivă,
                   ; de jos în sus: 12h, 34h, 56h, 78h
pop AX             ; AX = 5678h
pop DX             ; DX = 1234h
```

Transfer din DX:AX în EAX

```
mov DX, 1234h      ; DX = 1234h
mov AX, 5678h     ; AX = 5678h
push DX           ; se depune pe stivă 12h, 34h
push AX           ; se depune pe stivă 56h, 78h
pop EAX           ; EAX = 12345678h
```




Figura 2-4.13. Ilustrarea exemplului 2-4.14

2.5. Instrucțiuni de transfer cu acumulatorul

Instrucțiunile de transfer cu ACC abordate în această secțiune sunt XLAT(B) și cele pentru lucrul cu porturi IN și OUT.

Tot în această categorie (a instrucțiunilor ce folosesc ACC), s-ar fi putut include și instrucțiunile pentru extinderea sau corecția ACC, dar acestea vor fi abordate în Capitolul 3.

2.5.1. Instrucțiunea XLAT și XLATB

Instrucțiunea **XLAT** (*Translate*) aparține setului de instrucțiuni original al **8086**; aceasta translatează, adică aduce în AL conținutul octetului din memorie, de la adresa fizică sau locația DS: [BX+AL].

Este singura instrucțiune care adună un număr pe 8 biți cu unul pe 16 sau 32 biți.

XLAT ; AL ← (DS : ((E)BX + AL)) ; aduce în AL conținutul din memorie de la adresa dată de (E)BX+AL




Figura 2-5.1. Ilustrarea modului de operare al instrucțiunii **XLAT**

Observații:

- Instrucțiunea XLAT nu afectează flagurile;
- Instrucțiunea nu are operanzi și întotdeauna se folosește registrul acumulator inferior (adică AL) pentru a depune informația preluată din memorie;
- Poziționarea corectă și apoi gestionarea pointerului dat de valoarea BX+AL este în sarcina programatorului.

Instrucțiunea **XLATB** a fost suportată de la **80386**↑, fiind o adaptare a instrucțiunii XLAT: aceasta translatează, adică aduce în AL conținutul octetului din memorie, de la adresa fizică sau locația DS: [EBX+AL],

- de la **Pentium 4** și **Core 2**↑, aceasta afectează conținutul din memorie de la locația dată de [RBX+AL].

Instrucțiunea **XLAT** sau **XLATB** manipulează întotdeauna un singur octet, cel de la locația dată de adresa RBX+AL.

Este utilă în conversia unor tipuri de date (în special între valori binare și coduri Ascii sau valori hexazecimale) și se folosește împreună cu tabele de translateare. În aceste cazuri, poziția elementelor în șir este de o foarte mare importanță.

Cea mai cunoscută utilizare este la conversia și afișarea unui număr din zecimal în hexazecimal (deci obținerea cifrelor hexazecimale ale numărului ca și coduri Ascii) sau la diverse codificări, de exemplu codificarea Gray.

O altă posibilă aplicație o reprezintă codificarea în binar a segmentelor (ale unui afișaj cu 7 segmente) ce trebuie aprinse pentru a se afișa o anumită cifră pe afișaj.

2.5.2. Instrucțiunile IN și OUT

Instrucțiunile de transfer cu porturile **IN (Input Data from Port)** și **OUT (Output Data to Port)**, așa cum au fost ele implementate în setul original de instrucțiuni al **8086**, oferă posibilitatea de a schimba informații cu perifericele prin intermediul porturilor de I/O, transferurile fiind realizate din sau în acumulator, pe octet (AL) sau cuvânt (AX);

de la **80386**↑, instrucțiunile IN și OUT au fost adaptate astfel încât să se poată folosi și acumulatorul extins (EAX), deci pentru a transfera pe port date de dimensiune doubleword.

În cadrul instrucțiunilor (IN sau OUT) trebuie specificată adresa portului cu care se lucrează (cu care se dorește transferul). Această adresă poate fi evidentă în cadrul instrucțiunii (deci e dată explicit) sau poate fi mai puțin vizibilă (fiind specificată în registrul DX) – în general, dacă adresa portului e o valoare mai mare decât FFh. Sursa și destinația nu pot fi orice tip de registru, ci doar registrul acumulator: AL, AX sau EAX.

În mod pe 64 biți, instrucțiunea se comportă similar ca în mod protejat pe 32 biți.

IN *destinație, port* ; citește informație la nivel de octet/ cuvânt/ dublucuvânt de pe portul de intrare
 IN { AL|AX|EAX }, { adresa imediată periferic pe 8 biți | DX }

OUT *port, sursă* ; scrie informație la nivel de octet/ cuvânt/ dublucuvânt pe portul de ieșire
 OUT { adresa imediată periferic pe 8 biți | DX } , { AL| AX| EAX }

Adresa portului poate fi:

- dată explicit ca o valoare imediată, pentru primele 256 de porturi
 adrese de port între 00h÷FFh (sau în zecimal 0÷ 255) - **adresare fixă cu portul** - adresa portului nu se modifică;
- pentru adrese mai mari, dată prin intermediul registrului DX
 adrese de port între 0000h÷FFFFh și se numește **adresare variabilă cu portul**-adresa din DX se poate modifica

Adresa portului apare pe busul de adresă pe durata unei operații I/O.

De exemplu, la execuția instrucțiunii **in AL,46h**; *datele* de la portul cu adresa 46h sunt preluate în registrul AL prin *busul de date*, iar *adresa* apare ca o valoare 0046h pe 16 biți, pe pinii A15- A0 ai *busului de adresă*.

Biții A19-A16 (la **8086/ 8088**), A23-A16 (**80286/ 80386SX**), A24-A16 (**80386SL/ 80386SLC/ 80386EX**) sau A31-A16 (**80386–Core2**) sunt nedefiniți pentru instrucțiuni IN și OUT.

Observații:

- Instrucțiunile IN și OUT *nu afectează flagurile*;
- Operandul destinație (la IN), respectiv cel sursă (la OUT) e întotdeauna ACC, iar celălalt operand e fie o valoare imediată, fie registrul DX;
- La cele 2 instrucțiuni IN și OUT, trebuie acordată o deosebită atenție întrucât sintaxa lor este inversată.




Figura 2-5.2. Ilustrarea modului de operare al instrucțiunilor **IN** și **OUT**

Începând de la **80186**, există instrucțiunile **INS** și **OUTS** care lucrează cu porturile la nivel de șiruri, însă acestea nu folosesc ACC, deci nu vor fi abordate aici (sunt descrise în Capitolul 5).

2.5.3. Exemple

Exemple de instrucțiuni ilegale:

xlat AX ; xlat nu are operanzi
 in BX, DX ; nu se poate folosi alt registru decât ACC
 in AH, DX ; nu se poate folosi registrul AH ca operand destinație la instrucțiunea IN
 in RAX, DX ; nu s-a implementat o astfel de instrucțiune pe 64 biți
 in AL, 378h ; valoarea imediată nu începe pe 8 biți, deci trebuie specificată prin intermediul registrului DX
 in DX, AL ; sintaxă eronată
 out AL, DX ; sintaxă eronată

Exemple de instrucțiuni legale:

Exemplul 2-5.1 Dacă se dorește obținerea codului Ascii al unei litere din alfabet – pe baza numărului de ordine al ei în alfabet, se poate folosi următoarea secvență de instrucțiuni:

sir DB 'ABCDEF' ; se definește variabila *sir* de tip șir de octeți,
 ; inițializată cu codurile Ascii ale caracterelor A,...,F
 ; codurile Ascii ale literelor sunt valori consecutive:
 ; 41h-'A', 42h-'B', etc și 61h-'a', 62h-'b', etc

...

mov BX,offset sir ; se încarcă în BX adresa efectivă a lui *sir*,
 mov AL, 3 ; AL=03h
 xlat ; la execuție, *xlat* e înlocuită cu *xlatb* =>
 ; AL=(DS:(BX+AL)), adică 44h=cod Ascii al lui 'D'

Se folosește mai ales la tipărire, atunci când e nevoie de codul Ascii al caracterului sau numărului/ valorii numerice întregi de afișat ca cifră hexazecimală; având valoarea numerică într-un registru, de exemplu restul împărțirii la 16, aceasta s-a depus în AL și apoi s-a executat instrucțiunea xlat; astfel, s-a obținut codul Ascii ce trebuie folosit la afișare.

Exemplul 2-5.2

În segmentul de date s-a definit variabila `varGray` cu elemente de tip octet, fiecare octet având o anumită semnificație: în funcție de poziția lui în șir, acesta reprezintă codificarea Gray a codului binar pe 4 biți.

Codificarea Gray aparține codurilor ciclice sau reflexive:

bitul 0 este reflectat în fiecare grup de 4 coduri,
bitul 1 este reflectat în fiecare grup de 8 coduri, iar
bitul 2 este reflectat în fiecare grup de 16 coduri.

Astfel, după cum se poate observa și din Figura 2-5.3, codificarea lui 4 este 6, a lui 8 este Ch ș.a.m.d.

```
.data
varGray db 0h, 1h, 3h, 2h, 6h, 7h, 5h, 4h, 0Ch, 0Dh,
0Fh, 0Eh, 0Ah, 0Bh, 9h, 8h ; variabila din memorie
```

```
.code
mov AL,4
mov BX, offset varGray
xlat ; în AL se va găsi codul
; Gray corespunzător lui 4,
; adică 6h=0000 0110b
```

Cod zecimal	Cod binar	Cod Gray	
0	0 0 0 0	0 0 0 0	0
1	0 0 0 1	0 0 0 1	1
2	0 0 1 0	0 0 1 1	3
3	0 0 1 1	0 0 1 0	2
4	0 1 0 0	0 1 1 0	6
5	0 1 0 1	0 1 1 1	7
6	0 1 1 0	0 1 0 1	5
7	0 1 1 1	0 1 0 0	4
8	1 0 0 0	1 1 0 0	C
9	1 0 0 1	1 1 0 1	D
10	1 0 1 0	1 1 1 1	F
11	1 0 1 1	1 1 1 0	E
12	1 1 0 0	1 0 1 0	A
13	1 1 0 1	1 0 1 1	B
14	1 1 1 0	1 0 0 1	9
15	1 1 1 1	1 0 0 0	8

Figura 2-5.3. Ilustrarea metodei de codificare Gray pe 4 biți

Exemplul 2-5.3 În segmentul de date s-a definit variabila var7segm cu elemente de tip octet, fiecare octet având o anumită semnificație: în funcție de poziția lui în șir, octetul reprezintă codificarea modului în care trebuie activate (adică vor fi aprinse) segmentele unui afișaj cu 7 segmente.




Figura 2-5.4. Ilustrarea modului de lucru cu un afișaj 7-segmente

```
.data
var7segm db 3Fh, 06h, 5Bh, 4Fh, 66h, 6Dh, 7Dh, 07h, 7Fh, 6Fh ; variabila pt codificarea pe 7 segmente
```

```
.code
mov AL,2
mov BX, offset var7segm
xlat ; în AL se va găsi codul pentru generarea cifrei 2
```

Exemple 2-5.4

```
in AL, 60h ; AL = (port 60h) se preia în registrul AL octetul de la portul cu adresa 60h
in AX, 60h ; se preia de pe portul cu adresa 60h un cuvânt și se depune în AX
in EAX, 60h ; se preia de pe portul cu adresa 60h un dublucuvânt și se depune în EAX
```

Exemplul 2-5.5

```
in EAX, DX ; se preia de pe portul ce are adresa specificată în reg. DX un dublucuvânt și se stochează în EAX
```

Exemplul 2-5.6

```
out DX, EAX ; dublucuvântul din EAX este trimis pe portul ce are adresa specificată în registrul DX
```

Exemplul 2-5.7

```
mov DX, 37Ah ; adresa portului este >256, a.î. se folosește registrul DX pentru specificarea adresei de port
out DX, AL ; (port 37Ah) =AL; trimite octetul din registrul AL pe portul cu adresa 37Ah
```

2.6. Instrucțiuni de transfer pentru adrese

Această categorie de instrucțiuni este utilă atunci când se operează cu adresele operanzilor din memorie. Instrucțiunile LEA, LDS și LES au fost suportate încă de la **8086**↑, dar instrucțiunea generalizată LxS, cu x=F,G,S a fost suportată de la **386**↑.

2.6.1. Instrucțiunea LEA

Instrucțiunea **LEA (Load Effective Address)** copiază adresa efectivă a sursei (operand aflat în memorie) în registrul general de 16, 32 sau 64 biți specificat în instrucțiune. Operația se realizează în faza de execuție a programului.

LEA destinație, sursă; ; destinație = offset sursă
LEA {reg_{16,32,64}}, {mem_{16,32}} unde *mem* este operand aflat în memorie.

Observații:

- Instrucțiunea LEA nu afectează nici un flag.
- Operandul destinație nu poate fi decât registrul de uz general, exclus registrul segment, [-/E/R] IP sau [-/E/R] FLAGS.

Începând cu **80386**↑, registrul destinație poate fi și pe 32 biți (deci EAX, etc), iar de la **P4**↑, acesta poate fi și de 64 biți.

Directiva offset realizează aceeași operație ca instrucțiunea LEA, dacă operandul e doar deplasament.

Adresa efectivă se mai poate obține și folosind operatorul offset și instrucțiunea mov.

(Atribuirea se realizează în faza de asamblare a programului.)

mov DI, **offset** val

2.6.2. Instrucțiunile LDS și LES, respectiv LxS

Instrucțiunile **LDS (Load Data Segment)** și **LES (Load Extra Segment)** transferă o adresă completă într-o pereche de regiștri: perechea *DS:registru*, respectiv *ES:registru* este încărcată cu adresa completă de 32 sau 48 de biți (în funcție de dimensiunea registrului) conținută în sursă (definită ca operand în memorie). Această adresă se încarcă a.î. cuvântul sau dublucuvântul mai puțin semnificativ (adresa offset) va fi în "registru", iar cuvântul mai semnificativ (adresa de segment) va fi în DS, respectiv ES.

LDS registru, sursă; LES registru, sursă;
LDS {reg_{16,32}}, {mem_{16,32}} **LES {reg_{16,32}}, {mem_{16,32}}**




Figura 2-6.1. Ilustrarea modului de operare al instrucțiunii LxS

Începând cu 80386[†], instrucțiunile LDS și LES iau forma generală:

LxS dest, sursa, cu x={D,E,F,G,S}

(deci se pot folosi și regiștrii SS, FS și GS), putând încărcă perechea de regiștri cu **un pointer pe 4 octeți** sau cu **un pointer pe 6 octeți**, în funcție de dimensiunea offsetului (pe **16 biți** sau **32 biți**). Aceste instrucțiuni sunt utile când se salvează în memorie o adresă de tip *near* sau *far* ca **segment₁₆ : offset_{16/32}**.

La folosirea **regiștrilor extinși**, adresa sursă specifică **un pointer pe 48 biți**, conținând **o adresă offset pe 32 biți** (adică 4 octeți), urmată de **un selector pe 16 biți** (primul luat din memorie e **offsetul** și abia apoi se ia **valoarea pentru segment**).

Observații:

- Instrucțiunile LDS și LES *nu afectează flagurile*;
- Sintaxa instrucțiunilor trebuie respectată întocmai;
- Instrucțiunea LxS *nu afectează flagurile*;
- La procesoarele de 64 biți nu se mai folosește noțiunea de segment, deci instrucțiunea LxS nu își mai are rostul.
- Dimensiunea operanzilor trebuie să coincidă: aceștia sunt ori pe 16 biți, ori pe 32 biți.

2.6.3. Exemple

Exemple de instrucțiuni ilegale:

lea DS, var ; nu se poate folosi registru segment
 lea IP, var ; nu se poate folosi registrul [-/E/R] IP sau [-/E/R] FLAGS
 lcs IP, a ; nu există instrucțiunea LxS cu x=C, adică folosirea registrului CS; nici [-/E/R] IP nu e admis

Exemple de instrucțiuni legale:

Exemple 2-6.1

lea BX,VAR ; identic cu *mov BX, offset VAR*; adresa a lui VAR e depusă în BX; atribuirea- la asamblare
 lea EAX,sir ; încarcă EAX cu offsetul lui *sir*
 lea RBX,sir2 ; încarcă RBX cu offsetul lui *sir2*

Exemplul 2-6.2

lea DI, sir [BX][SI] ; DI = offset SIR+BX+DI, pentru adresarea elementelor din *sir*
 lea SI, sir [AX][CX] ; legală doar de la **386**↑ datorită adresării cu AX și CX

Exemplul 2-6.3

les DI, sir ; încarcă ES și DI cu conținutul pe 32 biți din segmentul de date, de la locația dată de *sir*
 lfs SI, sir ; încarcă FS și SI cu conținutul pe 32 biți din segmentul de date, de la locația dată de *sir*
 lgs DI, sir ; încarcă GS și DI cu conținutul pe 32 biți din segmentul de date, de la locația dată de *sir*
 lss SP, sir ; încarcă SS și SP cu conținutul pe 32 biți din segmentul de date, de la locația dată de *sir*

Exemplul 2-6.4

a dw 1234h ; în segmentul de date se definesc variabilele a, b, c de tip word
 b dw 5678h
 c dw 9ABCh
 lds SI, a ; încarcă SI=1234h și DS=5678h ; instrucțiunea operează de la dreapta spre stânga
 lds ESI, dword ptr a ; încarcă prima dată pe ESI, deci ESI=56781234h și apoi pe DS; astfel, DS=9ABCh




Figura 2-6.2. Ilustrarea instrucțiunii *lds SI, a* din Exemplul 2-6.4




Figura 2-6.3. Ilustrarea instrucțiunii *lds ESI, a* din Exemplul 2-6.4

Exemple 2-6.5

lds SI, [0104h]

; conținutul locației de memorie 0104h și 0105h se depune în SI

; iar conținutul locației de memorie 0106h și 0107h se depune în DS

les BX, [1234h]

; copiază conținutul din memorie, de la adresa dată de deplasamentul 1234h (din segmentul dat de DS) în BL, conținutul de la adresa 1235h în BH, iar conținutul de la adresele 1236h și 1237h în ES.

Exemplul 2-6.6

lds EBX, [DI]

; conținutul din memorie, de la adresa dată de DS:[DI+3], DS:[DI+2], DS:[DI+1], DS:[DI+0] se

; copiază în registrul EBX, iar cel de la adresele DS:[DI+5], DS:[DI+4] se copiază în DS

Exemplul 2-6.7De exemplu, există definită o variabilă în memorie denumită *old*, de tip word, cu 2 valori, neinițializată:

.data

old dw ?, ?

și se presupune că în această variabilă *old* se dorește să se salveze adresa far a rutinei care tratează o anumită întrerupere (se va prelua din TVI). Presupunem că am preluat această adresă far din TVI în perechea de regiștri ES:BX și apoi vrem ca aceeași adresă far să ajungă în perechea de regiștri DS:DX. Se poate folosi următoarea secvență:

mov old, BX

mov old+2, ES

lds DX, dword ptr old ; atunci DS va conține valoarea care înainte a fost în ES,

; iar DX va conține valoarea care înainte a fost în BX.

Ne-am putea gândi că totul s-ar fi putut desfășura mult mai simplu, prin secvența:

mov AX, ES

mov DS, AX ; ES -> DS

mov DX, BX ; BX -> DX

Explicația alegerii versiunii cu **lds** în locul versiunii cu cele 3 instrucțiuni mov este următorul: era necesar ca valorile să rămână undeva în memorie, într-o variabilă, pentru a nu se pierde (din regiștri) pe parcursul desfășurării programului.




Figura 2-6.4. Ilustrarea instrucțiunii *lds DX, dword ptr old* din Exemplu 2-6.7

De fapt, contextul complet în care se folosește acest mecanism este următorul:

Încă de la **8086** a fost definită noțiunea de întrerupere; întreruperea este un semnal transmis în cadrul sistemului de calcul prin care se anunță procesorul că a apărut un eveniment ce necesită intervenția acestuia; acest semnal ajunge în final la CPU care decide ce este de făcut pe baza unei *rutine de tratare* a aceluiași eveniment. Astfel de evenimente întrerupătoare pot fi externe sau interne SC, sau pot fi de tip hardware sau software, mascabile sau nemascabile (adică ar putea fi ignorate pe o perioadă de timp sau nu). Fiecare eveniment apărut sub formă de întrerupere are asociată o **Rutină de Tratare a Întreruperii (RTI)** în engleză termenul fiind ISR (Interrupt Service Routine). În total, în 8086 există 256 posibile surse de întrerupere (0÷FFh), fiecare având asociată câte o RTI specifică. Aceste RTI sunt organizate într-o tabelă numită TVI (Tabela Vectorilor de Întrerupere, în engleză IVT - Interrupt Vector Table).

În zona de memorie TVI (memoria este văzută ca o tabelă), pentru fiecare RTI se păstrează câte 4 octeți care semnifică adresa FAR (sub forma CS:IP) a zonei din memorie unde se găsește efectiv, instrucțiune cu instrucțiune, rutina respectivă. Astfel, atunci când CPU primește un semnal de întrerupere, el trebuie să identifice exact sursa acelei întreruperi și să cunoască vectorul ei (sau în ce loc se află RTI a ei în tabela TVI). Cunoscând sursa sau vectorul întreruperii, din TVI se poate prelua adresa RTI pe cei 4B, iar apoi cunoscând adresa FAR sub forma CS:IP, CPU poate merge în memorie și să înceapă execuția codului de acolo, instrucțiune cu instrucțiune (va executa rutina RTI asociată aceluiași eveniment care a produs întreruperea).

Tabela Vectorilor de Întrerupere (TVI)

La procesoarele **8086** a fost des utilizată o tehnică numită „**redirectare de întrerupere**”; aceasta se practică atunci când se dorește execuția unui alt cod (pentru a obține o facilitate suplimentară sau una total diferită) la apariția unei întreruperi în sistem.

De exemplu, întreruperea 08h generată de hardware (atunci când apare semnal pe linia IRQ 0 a controllerului de întrerupere) este executată la fiecare bătaie a ceasului de timp real a SC. Această bătaie a ceasului are loc la fiecare 55ms, sau aproximativ 18,2 Hz (bătăi sau impulsuri pe secundă).

În urma apariției întreruperii cu tipul 08h, BIOS-ul realizează următoarele:

- actualizează valorile ceasului sistemului,
- oprește unitatea de dischetă după 2 secunde de inactivitate de citire/scriere și
- comandă întreruperea int 1Ch (numită și întrerupere utilizator). Aceasta din urmă conduce înspre o zonă de memorie unde se găsește RTI 1Ch (care se află în TVI la adresa 0:0070h, adică 1Ch*4) și care de fapt nu face nimic.

Pentru a putea utiliza întreruperea 1Ch în scop propriu în cadrul unui program (deci să aibă loc o anumită procesare la fiecare 55 msec sau la un anumit multiplu de această bază de timp) se poate realiza așa numita **redirectare de întrerupere**, adică înlocuirea în TVI a adresei care este stocată în memorie la 0:0070h cu adresa noii rutine scrise de utilizator. Locul unde va depune procesorul această *nouă rutină* (scrisă de utilizator) în memorie se poate afla simplu, folosind operatorii **seg** și **offset**.

Redirectarea de întrerupere constă din 3 pași, denumiți în continuare sugestiv: *pas I*, *pas II* și *pas III*.

În *pasul I* se realizează o operație de **GET (preia din IVT)**, în timp ce în *pașii II și III* se realizează o operație de **SET (depune în IVT)**. Practic, în *pasul I* se preia informația originală din IVT și se stochează în perechea de regiștri ES:BX, în timp ce în pașii II și III se depune informația dorită (adresa noii rutine în *pasul II*, respectiv adresa vechii rutine în *pasul III*) în IVT din cadrul perechii de regiștri DS:DX. *Pasul III* se realizează în vederea refacerii zonei TVI așa cum era aceasta inițial (cu adresa rutinei originale), pentru a nu rămâne alterată la ieșirea din program. Procedeu cel mai des întâlnit în practică este următorul:

.data

old dw ?,? ; se definește în memorie variabila **old** cu 2 cuvinte (4 octeți)

.code

; secvența de redirectare a întreruperii utilizator 1Ch înspre o nouă rutină numită **UserRoutine**, cu folosirea acesteia în program și apoi în final, cu refacerea TVI așa cum era inițial – din variabila **old** se reface adresa far în TVI

;Pas I (GET–se preia valoarea CS:IP pt RTI (1Ch originală) -> variabila locală **old**):

```
mov AX, 351Ch
int 21h ; TVI -> ES:BX
```

```
mov old, BX
mov old+2, ES ; ES:BX -> old
```

;Pas II (SET- se depune adresa **UserRoutine** -> în TVI RTI (în locul 1Ch)):

```
mov DS, seg UserRoutine
mov DX, offset UserRoutine ; NOUA RUTINA UserRoutine -> DS:DX
mov AX, 251Ch
int 21h ; DS:DX -> TVI
```

...

; aici se află **programul principal** unde este posibil ca valoarea registrului BX să se piardă, de aceea nu se putea folosi secvența simplificată propusă inițial

...

;Pas III (SET– se restaurează din variabila locală **old** -> în TVI RTI (1Ch originală)):

```
lds DX, dword ptr old ; old -> DS:DX
mov AX, 251Ch
int 21h ; DS:DX -> TVI
```




Figura 2-6.5. Ilustrarea TVI și a procedurii de redirectare a întreruperii

2.7. Instrucțiuni de transfer pentru flaguri (PSW)

Instrucțiunile de transfer pentru flaguri pot afecta tot registrul [-E/R] FLAGS sau doar o parte a acestuia.

Instrucțiunile **LAHF**, **SAHF**, **PUSHF** și **POPF** au fost suportate încă de la **8086**↑.

2.7.1. Instrucțiunile LAHF și SAHF

Instrucțiunile **LAHF** (*Load AH with Flags*) și **SAHF** (*Store AH into Flags*) au fost proiectate cu scopul de a asigura translatarea programelor de pe un procesor de 8 biți (8085) pe unul de 16 biți. Aceste instrucțiuni nu au operanzi: LAHF încarcă registrul AH (load AH) cu octetul cel mai puțin semnificativ al registrului [-E/R] FLAG, respectiv SAHF depune conținutul registrului AH (store AH) în octetul cel mai puțin semnificativ al [-E/R] FLAG.

LAHF ; (AH) ← ([-E/R] FLAG)_L

SAHF ; ([-E/R] FLAG)_L ← (AH)

Procesoarele din primele generații x86-64 nu au suportat instrucțiunea LAHF și SAHF în mod de lucru x86-64, dar puteau executa aceste instrucțiuni în mod pe 32 biți. Aceste instrucțiuni au fost reinstalate ulterior și sunt disponibile în majoritatea procesoarelor de după 2006. Cu o secvență de instrucțiuni se poate confirma dacă procesorul suportă instrucțiunile LAHF și SAHF în mod x86-64.

Atât **LAHF** cât și **SAHF** sunt suportate în modul pe 64 biți doar dacă

bitul b0 (numit *lahf_lm*, denumire care provine de la LAHF/SAHF in long mode) din registrul ECX este setat după execuția instrucțiunii **cpuid** cu EAX=8000001h la intrare, deci se verifică dacă: **EAX=8000001h** ---> **cpuid**---> **ECX_{b0}=1**.




Figura 2-7.1 Ilustrarea modului de operare al instrucțiunii **LAHF**



Figura 2-7.2 Ilustrarea modului de operare al instrucțiunii **SAHF**

Observații:

- Instrucțiunile LAHF și SAHF nu au operanzi și *nu afectează flagurile*;
- În mod pe 64 biți, acestea nu mai funcționează, sunt invalide (depășite).

În mod pe 32 biți: EFLAGS ← (EFLAGS or (AH and 0D5h)) – mascarea biților 7,6,4,2,0 (rezervați) din AH => 0D5h = 11_1 . _1_1b

2.7.2. Instrucțiunile PUSHF[-/D/Q] și POPF[-/D/Q]

Instrucțiunile **PUSHF** (*Push 16 Low-order Flags*) și **POPF** (*Pop 16 Low-order Flags*), suportate chiar de la 8086↑, deși nu au operanzi, ele salvează conținutul registrului PSW (sau FLAGS) pe stivă (instrucțiunea PUSHF), respectiv îl refac de pe stivă (instrucțiunea POPF).

Începând cu 80386↑, au fost introduse corespondențele lor **PUSHFD** (*Push All 32 Flags*) și **POPFD** (*Pop All 32 Flags*) - folosesc registrul **EFLAGS** pe 32 biți, iar de la modul pe 64 biți au apărut și **PUSHFQ** și **POPQ** care lucrează cu registrul **RFLAGS** de 64 biți.

PUSHF [-/D/Q] ;depune pe stivă conținutul lui [-/E/R] FLAGS

POPF [-/D/Q] ;preia de pe stivă conținutul de acolo și îl depune în [-/E/R] FLAGS

Astfel, la **PUSHF** se ocupă 2 octeți pe stivă, la **PUSHFD** se ocupă 4 octeți, iar la **PUSHFQ** se ocupă 8 octeți.




Figura 2-7.2. Ilustrarea modului de operare al instrucțiunii **PUSHF** pe 16 biți (stânga), al instrucțiunii **PUSHFD** pe 32 biți (mijloc) și al instrucțiunii **PUSHFQ** pe 64 biți (dreapta)

Observații:

- Instrucțiunile PUSHF[-/D/Q] și POPF[-/D/Q] *nu afectează flagurile (nu le schimbă valorile)*.
- Aceste instrucțiuni nu au operanzi, lucrează implicit cu [-/E/R] FLAGS.
- Perechile de instrucțiuni PUSHF și PUSHFD, respectiv POPF și POPFD au același cod al operației, diferența realizându-se în funcție de dimensiunea operandilor utilizați (și modul de lucru al procesorului).

Unele asamblatoare pot forța dimensiunea operandului la 16 biți pentru PUSHF, resp. POPF și la 32 biți pentru PUSHFD, resp. POPFD. Altele pot trata mnemonicile ca fiind identice (sau sinonime) și pot folosi setarea atributului de dimensiune la 16, resp. 32 biți, în funcție de modul de operare al procesorului.

Dacă se execută **PUSHF în mod pe 32 biți**, se vor depune în stivă doar c.m.p.s. 16 biți ai registrului EFLAGS, aceasta putând duce la decalarea stivei.

Similar, **POPF în mod pe 32 biți**, va reface doar partea c.m.p.s. a registrului EFLAGS

deci ESP se va decrementa (la PUSHF) / incrementa (la POPF) **cu 2**, nu **cu 4**.

La execuția PUSHFD și POPFD, ESP se va decrementa/ incrementa **cu 4**, iar

la execuția PUSHFQ și POPFQ (**în mod pe 64 biți**) RSP se va decrementa/ incrementa **cu 8**.

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
0	0	0	0	0	0	0	0	0	0	ID	VIP	VIF	AC	VM	RF	0	NT	IOPL	OF	DF	IF	TF	SF	ZF	0	AF	0	PF	1	CF	

Figura 2-7.3. Ilustrarea conținutului registrului [-/E/R] FLAGS

La funcționarea procesorului în mod protejat, de compatibilitate sau în mod pe 64 biți, **la un nivel de privilegiu 0** (echivalent cu modul real de lucru al procesorului), tuturor flagurilor din EFLAGS care nu sunt rezervate (resetate sau setate după cum se poate observa din figură), cu excepția RF⁵, VM, VIF și VIP, li se permite modificarea stării. Flagurile RF, VM, VIF și VIP rămân neschimbate. Dacă se operează **la un nivel de privilegiu mai mare ca 0, dar mai mic decât IOPL**, toate flagurile permit modificarea stării, cu excepția celor IOPL, RF, VM, VIF, VIP și IF; acestea rămân neschimbate. Flagul IF poate fi alterat doar la un nivel de privilegiu > IOPL. În plus, flagurile AC și ID pot fi modificate doar dacă dimensiunea operandului este 32 sau 64 biți.

⁵ Flagul RF este forțat în 0 la execuția unei instrucțiuni POPF[-/D/Q].

2.7.3. Exemple

Exemple de instrucțiuni ilegale:

lahf BX ; sintaxă eronată, LAHF nu are operanzi
 sahf BX ; sintaxă eronată, SAHF nu are operanzi
 pushf AX ; sintaxă eronată, PUSHF[-/D/Q] nu are operanzi
 popfd AX ; sintaxă eronată, POPF[-/D/Q] nu are operanzi

Exemple de instrucțiuni legale:

Exemplul 2-7.1

lahf ; AH=Low (FLAGS); încarcă în AH valorile curente ale flagurilor: AH=SZ0A0P1C
 ... ; se pp. că se execută instrucțiuni care modifică starea vreunui sau mai multora dintre flaguri
 sahf ; deși flagurile au fost modificate în concordanță cu operațiile de mai sus, la folosirea
 ; instrucțiunii sahf în FLAGS vor fi din nou valorile dinainte de acele operații AH -> Low (FLAGS)

Exemplul 2-7.2

pushf ; încarcă stiva cu valorile indicatorilor FLAGS
 pop AX ; sunt luate de pe stivă și depuse în AX
 or AX, 01h ; se setează Carry, prin operația logică bit cu bit OR cu 00000001b
 push AX ; se depune în stivă cu Carry modificat
 popf ; ia din stivă și depune înapoi în registrul FLAGS, cu CF=1

Exemplul 2-7.3

pushfd ; încarcă stiva cu valorile EFLAGS, ocupând 4 octeți „în sus”
 pushfq ; încarcă stiva cu valorile RFLAGS, ocupând 8 octeți „în sus”

Capitolul 3. Instrucțiuni aritmetice

Instrucțiunile aritmetice sunt cele care se folosesc la realizarea diferitelor operații precum cele de adunare, scădere, înmulțire, împărțire dar și cele care ajută la obținerea acestora (de extindere sau corecție a Acumulatorului). Tot aici sunt incluse și instrucțiunile de comparare, deoarece operația de comparare este văzută ca o scădere fictivă. Aceste instrucțiuni în general **modifică flagurile OF, SF, ZF, AF, PF, CF**, indicatori care astfel au primit denumirea de “**flaguri aritmetice**”.

- | | |
|-----------------------------------|---------------------------------------|
| 1. pentru adunare: | ADD, ADC, INC |
| 2. pentru scădere și negare: | SUB, SBB, DEC, NEG |
| 3. pentru înmulțire și împărțire: | MUL, IMUL, DIV, IDIV |
| 4. pentru comparare: | CMP, CMPXCHG, CMPXCHG[8/16]B |
| 5. pentru extinderea ACC: | CWD, CDQ, CQO, CBW, CWDE, CDQE |
| 6. pentru corecția ACC: | DAA, DAS, AAA, AAS, AAM, AAD |

Instrucțiunile aritmetice au în general 2 operanzi, iar rezultatul operației e depus în primul dintre ei. Ca operanzi, nu se admit regiștri segment, nici [-/E/R] IP sau [-/E/R] FLAGS.

3.1. Instrucțiuni pentru adunare

Încă de la procesoarele **8086**↑, au fost suportate instrucțiunile ADD, ADC și INC pentru realizarea operațiilor de adunare între diferiți operanzi.

Instrucțiunea XADD, înrudită cu instrucțiunea ADD și suportată de la **80486**↑, a fost deja prezentată în secțiunea 2.2.2 la instrucțiunile de transfer și nu va mai fi abordată aici.

3.1.1. Instrucțiunea ADD

Instrucțiunea **ADD** (*Integer Addition*) adună conținutul sursei la cel al destinației și depune rezultatul în destinație, vechea valoare pierzându-se.

De la procesoarele **80386**↑, operandii pot fi și de dimensiunea dublucuvântului, iar de la procesoarele care suportă modul pe 64 biți, se pot folosi chiar și cvadruplucuvinte.

ADD *destinație, sursă* ; (*destinație*) = (*destinație*) + (*sursă*)
ADD {*reg*_{8,16,32,64} | *mem*_{8,16,32,64}}, {*reg*_{8,16,32,64} | *mem*_{8,16,32,64} | *imed*_{8,16,32}}




Figura 3-1.1. Ilustrarea modului de operare al instrucțiunii **ADD**

Observații:

- Instrucțiunea ADD *modifică* *flagurile aritmetice* OF, SF, ZF, AF, PF, CF conform rezultatului operației;
- Operandii trebuie să aibă dimensiuni egale;
- Este interzis ca ambii operanzi să fie locații de memorie;
- Operandii pot fi atât numere fără semn cât și numere cu semn, dar atunci când se folosește un operand imediat, acesta este extins cu semn la dimensiunea operandului destinație.
- În general, depășirile sunt arătate de OF în cazul numerelor cu semn, respectiv de CF în cazul numerelor fără semn.

3.1.2. Instrucțiunea ADC

Instrucțiunea **ADC (Add with Carry)** adună cu transport: este identică cu ADD, doar că se adună și bitul de transport CF (cel obținut în cadrul operației anterioare) la rezultatul final. Altfel spus, se adună operandul destinație cu cel sursă și cu CF, iar rezultatul se depune în operandul destinație. Instrucțiunea ADC este utilă la execuția de adunări pe lungimi mai mari decât cuvântul prelucrat.

ADC destinație, sursă;

ADC {reg_{8,16,32,64} | mem_{8,16,32,64}}, {reg_{8,16,32,64} | mem_{8,16,32,64} | imed_{8,16,32}}

;(destinație) = (destinație) + (sursă) + CF




Figura 3-1.2. Ilustrarea modului de operare al instrucțiunii ADC

Observații:

- Instrucțiunea ADC *modifică flagurile aritmetice* OF, SF, ZF, AF, PF, CF în conformitate cu rezultatul operației;
- Toate observațiile sunt similare celor de la instrucțiunea ADD;
- Instrucțiunea ADC este utilă pentru a aduna numere ce ar putea furniza un rezultat mai mare decât se alocă inițial pentru operanzi (de exemplu, la adunarea de mai mulți octeți, rezultatul ar putea avea nevoie de 9 biți la stocare, nu doar de 8); astfel, se adaugă transportul dintr-o operație anterioară. În general se realizează adunarea cu ADD și apoi urmează instrucțiunea ADC pentru a ține cont și de eventualul transport apărut anterior.

3.1.3. Instrucțiunea INC

Instrucțiunea **INC (Increment)** incrementează cu 1 destinația și modifică toate flag-urile aritmetice, mai puțin CF. Nu se pot folosi nici regiștri segment, nici [-E/R] IP sau [-E/R] FLAGS ca destinație.

INC destinație ; (destinație) = (destinație) + 1

INC {reg_{8,16,32,64} | mem_{8,16,32,64}}




Figura 3-1.3. Ilustrarea modului de operare al instrucțiunii **INC**

Observații:

- Instrucțiunea INC *modifică flagurile aritmetice* OF, SF, ZF, AF, PF, în conformitate cu rezultatul operației, **dar nu modifică valoarea flagului CF**; în mod special a fost astfel concepută încât valoarea lui CF să se păstreze;
 - totuși, dacă se dorește modificarea lui CF la o operație de incrementare cu 1, atunci se poate folosi instrucțiunea ADD (aceasta modifică flagul CF);
- Operanzii pot fi atât numere fără semn cât și numere cu semn.

3.1.4. Exemple

Exemple de instrucțiuni ilegale:

add AX, BL ; operanzi de dimensiuni diferite
 add var1, [BX] ; ambii operanzi sunt din memorie
 add DS, 2 ; nu sunt admiși regiștri segment; nici [-/E/R]IP, nici [-/E/R]FLAGS
 adc AX, BL ; operanzi de dimensiuni diferite
 adc var1, [BX] ; ambii operanzi sunt din memorie
 adc ES, 2 ; nu sunt admiși regiștri segment; nici [-/E/R] IP, nici [-/E/R]FLAGS
 inc AX, BX ; sintaxa eronată
 inc DS ; nu se pot folosi regiștri segment
 inc FLAGS ; nu se poate accesa astfel [-/E/R]FLAGS

Exemple de instrucțiuni legale:

Exemple 3-1.1

add AL, BH ; AL=AL+BH adunarea se reflectă doar în AL, nu trece și în AH la o eventuală depășire
 add AX, CX ; AX=AX+CX – se obține rezultatul în AX
 add EBX, EDX ; EBX=EBX+EDX (pe 32 biți) (de la **80386**↑)
 add RAX, RBX ; RAX=RAX+RBX (pe 64 biți) (de la **Pentium 4**↑)

Exemple 3-1.2

add BX, [sir+DI] ; BX=BX+cuvântul din memorie dat de DS cu offset *sir* +DI
 add BX, [EAX+2*ECX] ; cuvântul adresat de ECX de 2 ori + EAX se adună la cuv. din BX și rezultatul se depune în BX
 add EBX, [RAX+RCX] ; dublucuvântul adresat de RAX+RCX se adună la cel din EBX și rezultatul se depune în EBX
 ; (mod 64biți)

Exemplul 3-1.3

add byte ptr [SI],2 ; destinația este în memorie, sursa imediată: la octetul adresat de DS, cu offsetul dat de
 ; conținutul registrului SI, se adună 2

Exemplul 3-1.4

```

mov AX, 9FFEh      ; AX=9FFEh = 40958
mov BX, 0C001h    ; BX=0C001h=49153
add AX, BX        ; AX va fi 5FFFh și CF=1, care trebuie interpretat ca 10000h+5FFFh= 65536+24575=90111
    
```

Exemplul 3-1.5

Dacă după instrucțiunea ADD se folosește adunarea cu carry a unui 0, adică ADC, atunci vom avea:

```

mov AX, 9FFFh      ; AX=9FFFh
mov BX, 0C001h    ; BX=0C001h
add AX, BX        ; AX va fi 6000h și CF=1
adc AX, 0          ; AX va fi 6001h și CF=0
    
```

operația de adunare a lui AX cu BX (echivalent cu primele 3 instrucțiuni) se putea realiza și la nivel de 8 biți, astfel:

```

mov AX, 9FFFh      ; AX=9FFFh
mov BX, 0C001h    ; BX=0C001h
add AL, BL        ; AL=00h și CF=1
adc AH, BH        ; AH=60h, deci AX=6000h și CF=1
    
```

Exemplul 3-1.6 Pentru un șir de elemente dat, trebuie calculată suma elementelor de pe o anumită poziție. De exemplu, ne interesează suma elementelor de pe poziții de ordin par dintr-un șir cu 12 elemente, definite pe octet:

```

.data
sir db 3,2,6,5,7,9,1,4,0,8,1,2      ; s-a definit șirul de date în memorie
    
```

```

.code
mov AL,0          ; valoarea inițială a sumei va fi 0
mov SI, 0
add AL, sir [SI]  ; adună la 0 pe primul element, cel de ordin 0 (sau +0)
add AL, sir [SI+2] ; adună la sumă al 3-lea element, cel de pe poziția +2
add AL, sir [SI+4] ; adună la sumă al 5-lea element, cel de pe poziția +4
add AL, sir [SI+6] ; adună la sumă al 7-lea element, cel de pe poziția +6
    
```

add AL, sir [SI+8] ; adună la sumă al 9-lea element, cel de pe poziția +8
 add AL, sir [SI+10] ; adună la sumă al 11-lea element, cel de pe poziția +10

Exemplul 3-1.7 Pentru un șir de elemente dat, trebuie calculată suma tuturor elementelor, pentru un procesor **386**. Adresarea cu ECX este posibilă doar de la **386**↑.

```
.data
sir dw 305,207,605,5123,4567,9876,1098,4567,0,800 ; s-a definit șirul de date în memorie
.code
mov AX,0 ; valoarea inițială a sumei va fi 0, poate stoca până la valoarea maximă 65.535
mov EBX, offset sir ; adresa unde începe șirul în memorie
mov ECX, 0 ; index la sir
add AX, [EBX+2*ECX] ; adună la sumă pe primul element de tip cuvânt din sir
add ECX, 1
add AX, [EBX+2*ECX] ; adună la sumă pe al doilea element de tip cuvânt din sir
add ECX, 1
add AX, [EBX+2*ECX] ; adună la sumă pe al treilea element de tip cuvânt din sir
add ECX, 1
... ; programul repetă ultimele 2 instrucțiuni până la adunarea tuturor elementelor dorite din sir
```

Exemplul 3-1.8

```
adc BX, [BP+2] ; adună cuvântul din stivă (adresat de registrul segment SS) aflat la offsetul dat de BP+2 la
; valoarea BX+CF
```

Exemplul 3-1.9

```
adc ECX, [EBX] ; adună dublucuvântul din segm. de date adresat de EBX la cel din reg. ECX,
; adunând și valoarea lui CF
```




Figura 3-1.4. Ilustrarea instrucțiunii *adc BX, [BP+2]* din Exemplul 3-1.8




Figura 3-1.5. Ilustrarea instrucțiunii *adc ECX, [EBX]* din Exemplul 3-1.9

Exemplul 3-1.10 Pe un procesor de 16 biți (ex. **8086-80286**) se dorește adunarea a 2 numere pe 32 biți. Dacă ar fi fost disponibili regiștri de 32 biți, operația ar fi fost simplă: add EAX, EBX, presupunând că cele 2 numere se aflau în regiștrii EAX și EBX. Dar dacă dimensiunea maximă a regiștrilor e de 16 biți, atunci fiecare număr se va scrie cu ajutorul unei perechi de 2 regiștri de 16 biți. Astfel, numerele se vor depune în 2 perechi de regiștri, de ex. DX:AX (primul număr) și BX:CX (cel de-al 2-lea nr). În urma realizării operației, suma se va depune în destinație, adică în perechea de regiștri DX:AX.

add AX, CX ; se adună părțile mai puțin semnificative (16b) ale celor 2 operanzi;
 ; în cazul în care suma e > 0FFFFh, se va seta CF
 adc DX, BX ; apoi se adună la suma părților mai semnificative și valoarea CF




Figura 3-1.6. Ilustrarea instrucțiunilor din Exemplul 3-1.10

Exemplul 3-1.11 Exemplul anterior, transpus pe un procesor de 32 biți (**80386-Core2**) dar pe care se dorește însumarea a 2 valori pe 64 biți, se scrie:

add EAX, ECX ; se adună părțile (32b) mai puțin semnificative ale celor 2 operanzi;
 ; în cazul în care suma e > 0FFFF FFFFh, se va seta CF
 adc EDX, EBX ; apoi se adună la suma părților mai semnificative și valoarea CF

Exemplul 3-1.12 În prezent, operația realizată în exemplul anterior, pe un procesor de 64 biți, se realizează simplu, cu o singură instrucțiune, prin folosirea regiștrilor de 64 biți:

add RAX, RBX ; se adună deodată toți cei 64 biți (disponibilă de la **Pentium 4**↑)

Exemplele 3-1.10, 3-1.11 și 3-1.12 subliniază faptul că operația de adunare a 2 numere de $2n$ biți folosind perechi de regiștri (fiecare registru având n biți), se poate realiza însumând cu **add** părțile lor inferioare, iar apoi în al doilea pas însumând cu **adc** părțile lor superioare. Operația este simplă de realizat pe un procesor de ordin superior, folosind doar 2 regiștri de dimensiune $2n$ biți, însumați simplu cu **add**.

Presupunând că într-o pereche de regiștri de n biți (fiecare registru poate stoca valori unsigned între $[0 \div 2^n - 1]$) este stocată o valoare care se observă ușor scrisă în hexazecimal, dar vrem să o convertim în zecimal, se poate utiliza următoarea relație:

$$\begin{array}{|c|} \hline \text{reg. de } n \text{ biți} \\ \hline a \\ \hline \end{array} : \begin{array}{|c|} \hline \text{reg. de } n \text{ biți} \\ \hline b \\ \hline \end{array} \Rightarrow a * (2^n) + b \quad (\text{relația 3-1.1})$$

De exemplu, în registrul AX avem valoarea 10E1h=4321 care s-ar putea considera scrisă în perechea de regiștri AH:AL=10h:E1h; aplicând relația 3-1.1, vom avea: $10h * 2^8 + E1h$, adică $16 * 2^8 + 225 = 16 * 256 + 225 = 4321$. Această relație poate fi aplicată asupra oricărei perechi de regiștri, de exemplu cele necesare la operațiile de înmulțire sau împărțire DX:AX, EDX:EAX, RDX:RAX.

Exemplul 3-1.13

```
mov AX, 1234h ; AX=1234h
inc AX ; AX=1235h
```

Exemplul 3-1.14

```
clc ; CF=0
mov AX, 0FFFFh ; AX=FFFFh
inc AX ; AX=0000h și CF=0 (CF nu se va seta, cum s-ar fi întâmplat la instrucțiunea add AX,1)
```

Exemplul 3-1.15

```
inc byte [7] ; se incrementează octetul din memorie de la adresa DS:7
inc dword ptr [EBX] ; adună 1 la dublucuvântul din segmentul de date, de la offsetul dat de conținutul registrului EBX
```

3.2. Instrucțiuni pentru scădere și negare

Similar operațiilor de adunare, încă de la **8086**↑ au fost implementate și operațiile de scădere prin instrucțiunile SUB, SBB și DEC. Tot în această categorie a fost inclusă și instrucțiunea NEG care realizează negarea unei valori, adică se obține opusul unui număr (practic, se folosește tot o operație de scădere).

3.2.1. Instrucțiunea SUB

Instrucțiunea **SUB (Subtraction)** scade conținutul sursei din destinație, rezultatul punându-se în destinație. Instrucțiunea SUB este asemănătoare cu ADD deoarece poate fi interpretată ca o adunare a destinației cu complementul față de 2 al sursei, inversând deci și rolul flagului CF (se va interpreta ca Borrow, adică împrumut).

SUB destinație, sursă

; (destinație) = (destinație) – (sursă)

SUB {reg_{8,16,32,64} | mem_{8,16,32,64}}, {reg_{8,16,32,64} | mem_{8,16,32,64} | imed_{8,16,32}}




Figura 3-2.1. Ilustrarea modului de operare al instrucțiunii SUB

Observații:

- Instrucțiunea SUB *modifică* flagurile aritmetice OF, SF, ZF, AF, PF, CF, conform rezultatului operației;
- Operanzii trebuie să aibă dimensiuni egale;
- Este interzis ca ambii operanzi să fie locații de memorie;
- Operanzii pot fi atât numere fără semn cât și numere cu semn, dar atunci când se folosește un operand imediat, acesta este extins cu semn la dimensiunea operandului destinație și apoi se realizează operație de scădere.

3.2.2. Instrucțiunea SBB

Instrucțiunea **SBB** (**Subtract with Borrow**) scade cu împrumut: este identică cu SUB, doar că se ține cont de un împrumut anterior (intervine în scădere și CF) și se folosește în general la scăderi de operanzi care se scriu pe mai multe cuvinte. Altfel spus, se adună operandul sursă cu CF și această sumă se scade din operandul destinație. Instrucțiunea SBB este instrucțiunea pereche a lui ADC, dar pentru operația de scădere, CF va lua rolul lui Borrow.

SBB destinație, sursă

$:(\text{destinație}) = (\text{destinație}) - (\text{sursă}) - CF$

SBB {reg_{8,16,32,64} | mem_{8,16,32,64}}, {reg_{8,16,32,64} | mem_{8,16,32,64} | imed_{8,16,32,64}}




Figura 3-2.2. Ilustrarea modului de operare al instrucțiunii **SBB**

Observații:

- Instrucțiunea SBB *modifică* *flagurile aritmetice* SF, ZF, PF, AF, CF, OF conform rezultatului operației;
- Toate observațiile sunt similare celor de la instrucțiunea SUB;
- Întrucât SBB este perechea instrucțiunii ADC, în general se realizează scăderea cu SUB și abia apoi urmează instrucțiunea SBB pentru a ține cont și de posibilul împrumut apărut anterior.

3.2.3. Instrucțiunea DEC

Instrucțiunea **DEC (Decrement)** decrementează cu 1 destinația și modifică toate flagurile aritmetice în concordanță, cu excepția flagului CF (Carry Flag). Acesta nu e afectat de instrucțiunea DEC.

DEC destinație ;(destinație) = (destinație) - 1
 DEC {reg_{8,16,32,64} | mem_{8,16,32,64}}




Figura 3-2.3. Ilustrarea modului de operare al instrucțiunii **DEC**

Observații:

- Instrucțiunea DEC *modifică flagurile aritmetice* OF, SF, ZF, AF, PF, în conformitate cu rezultatul operației, *dar nu modifică valoarea flagului CF*; în mod special a fost astfel concepută încât valoarea lui CF să se păstreze;
 - totuși, dacă se dorește modificarea lui CF la o operație de decrementare cu 1, atunci se poate folosi instrucțiunea SUB (aceasta modifică flagul CF);
- Operanzii pot fi considerați atât numere fără semn cât și numere cu semn.

3.2.4. Instrucțiunea NEG

Instrucțiunea **NEG (Negate)** schimbă semnul operandului destinație: această instrucțiune afectează toate flagurile aritmetice și realizează complementul față de 2 al destinației, fiind echivalentă cu o scădere a operandului destinație din valoarea 0.

NEG destinație ; (destinație) = 0 - (destinație)
 NEG {reg_{8,16,32,64} | mem_{8,16,32,64}}



Figura 3-2.4. Ilustrarea modului de operare al instrucțiunii **NEG**

Observații:

➤ Instrucțiunea NEG modifică flagurile SF, ZF, PF, AF, OF conform rezultatului operației, dar

- flagul CF suferă o excepție: dacă operandul este 0, atunci CF este resetat, deci pus în 0; altfel, CF va fi setat, deci va fi pus în 1;

(se poate interpreta ca la regulile auxiliare de obținere a numărului negativ în C2: din 0h se scade val în binar sau hexa a numărului, unde nu se ține cont dacă acest nr e fără semn sau cu semn, deci nici dacă ar fi pozitiv sau negativ; astfel, din 0 se scade ceva, deci rezultă CF=1 ca borrow sau împrumut)

➤ Operanzii pot fi considerați atât numere fără semn cât și numere cu semn.

3.2.5. Exemple

Exemple de instrucțiuni ilegale:

sub AX, BL ; operanzi de dimensiuni diferite
 sub var1, [SI] ; ambii operanzi sunt din memorie
 sub DS, 2 ; nu sunt admiși regiștri segment; nici [-/E/R]IP, nici [-/E/R]FLAGS

sbb AX, BL ; operanzi de dimensiuni diferite
 sbb var2, [DI] ; ambii operanzi sunt din memorie
 sbb ES, 2 ; nu sunt admiși regiștri segment; nici [-/E/R]IP, nici [-/E/R]FLAGS

dec AX, BX ; sintaxa eronată
 neg AX, BX ; sintaxa eronată

Exemple de instrucțiuni legale:

Exemple 3-2.1

sub CL, AL ; CL=CL-AL operanzi pe 8 biți (**8086**↑)
 sub AX, BX ; AX=AX-BX operanzi pe 16 biți (**8086**↑)
 sub ECX, EBP ; ECX=ECX-EBP operanzi pe 32 biți (**80386**↑)
 sub RDX, R8 ; RDX=RDX-R8 operanzi pe 64 biți (mod pe 64 biți) (**P4**↑)

Exemplul 3-2.2

sub [DI], BH ; scade conținutul registrului BH din octetul care se află în segmentul de date la offsetul dat de DI

Exemplul 3-2.3

mov BL, 5 ; BL= 05h
 sub BL, 4 ; BL = 01h și CF = 0

Exemplul 3-2.4

mov AX, 3000h ; AX= 3000h = 12288
 mov BX, 0B000h ; BX=0B000h = 45056
 sub AX, BX ; AX= 8000h = 32768 și CF=1 (interpretat ca Borrow), deci se interpretează în următorul mod:
 ; 65536+12288-45056=32768

Exemplul 3-2.5 Dacă imediat după instrucțiunea SUB din exemplul 3-2.4 se folosește SBB, atunci vom avea:

mov AX, 3000h ; AX= 3000h
 mov BX, 0B000h ; BX=0B000h
 sub AX, BX ; AX= 8000h și CF=1
 sbb AX, 1 ; scade din AX=8000h nu 1, ci 1+CF=>AX=7FFEh, iar CF va deveni CF=0

Exemplul 3-2.6 Similar exemplului 3-1.5, se poate realiza scăderea elementelor: se va înlocui add cu sub, iar adc cu sbb; în plus, rolul lui Carry Flag trebuie interpretat ca un *Borrow* (împrumut).

sub AX, CX ; se scad părțile mai puțin semnificative și în cazul în care scăzătorul e > decât descăzutul,
 ; se va seta CF (un împrumut, adică borrow)
 sbb DX, BX ; la scăderea părților mai semnificative, se va ține cont și de acest împrumut
 ; prin folosirea instrucțiunii SBB

Exemplul 3-2.7

mov AX, 1234h ; AX=1234h
 dec AX ; AX=1233h

Exemplul 3-2.8

clc ; CF=0
 mov AX, 0 ; AX=0h
 dec AX ; AX=FFFFh= -1 și CF=0, deși s-a realizat un împrumut;
 ; dacă s-ar fi folosit instrucțiunea sub AX,1 atunci CF ar fi fost 1

Exemplul 3-2.9

dec DWORD PTR [var] ; decrementează dublucuvântul stocat în memorie la adresa dată de var

Exemplul 3-2.10

mov AX, 0F0Fh ; AX=0F0Fh (complementul față de 2 al lui 0F0Fh este F0F1h)
 neg AX ; AX=F0F1h și CF=1 (interpretat ca împrumut - borrow)

Exemplul 3-2.11

mov AX, 37 ; AX= 37 = 0025h
 neg AX ; AX= -37 = FFDBh, CF=1

Exemplul 3-2.12

mov AX, -37 ; AX= -37 = FFDBh
 neg AX ; AX = 37 = 0025h, CF=1

Exemplul 3-2.13

mov AX, 0 ; AX = 0 = 0000h
 neg AX ; AX= -0 = 0000h, CF=0

Exemplul 3-2.14

Scăderea a 2 numere

mov BL, 4
 mov AL, 8
 sub BL, AL ; BL = 4-8, CF=1

Operația 4 -8 realizată pe biți:

0000 0100b-
 0000 1000b

1111 1100b= FCh=-4, CF=1

Adunarea cu C2 al scăzătorului în loc de scădere

mov BL, 4
 mov AL, -8
 add BL, AL ; BL = -4, CF=1

Operația 4 + (-8) realizată pe biți:

0000 0100b+
 1111 1000b

1111 1100b= FCh=-4, /CF=0 (aici CF e cu rol inversat)

Exemplul 3-2.15

.data

a db 1,-1,2,3

.code

a) neg a ; prima locație e afectată: 01 h devine FFh

b) neg word ptr a ; primele 2 locații (adică FF01h=-255) sunt afectate;
 în loc de 01h|FFh, în memorie va fi FFh|00h adică 255


zona de memorie

Figura 2-4.13. Ilustrarea zonei de memorie pentru Exemplul 3-2.15 (valorile sunt în hexazecimal)

3.3. Instrucțiuni pentru înmulțire și împărțire

Încă de la 8086 \uparrow , instrucțiunile pentru realizarea operațiilor de înmulțire (MUL și IMUL) și împărțire (DIV și IDIV) au fost suportate pe procesoarele din familia x86, deși ulterior unele dintre aceste instrucțiuni au primit forme noi.

La înmulțire, operandii trebuie să aibă aceeași dimensiune: **octet** sau **cuvânt** (de la 8086 \uparrow), **dublucuvânt** (de la 80386 \uparrow), respectiv **cvadruplucuvânt** (de la Pentium 4 \uparrow).




Figura 3-3.1. Ilustrarea modului de operare al instrucțiunilor de înmulțire și împărțire

Instrucțiunile de înmulțire realizează o înmulțire între doi operanzi: **operandul sursă (specificat în instrucțiune)** și **Accumulator**, adică registrul **AL**, **AX**, **EAX** sau **RAX**.

Rezultatul obținut este apoi salvat într-o structură de regiștri de dimensiune dublă, precum perechea de regiștri **AH:AL** (adică registrul AX), perechea de regiștri **DX:AX**, perechea de regiștri **EDX:EAX**, respectiv perechea de regiștri **RDX:RAX**.

Instrucțiunile de împărțire realiz. operația inversă înmulțirii: deîmpărțitul este **ACC extins**, exprimat pe **16 biți**, **32 biți**, **64 biți** sau **128 biți**, împărțitorul va fi **operandul sursă (specificat în instrucțiune)** de dimensiune jumătate cât deîmpărțitul, iar **câțul** și **restul** obținute vor avea dimensiunea tot jumătate din cea a deîmpărțitului, fiind exprimate în **extensia ACC** sau **ACC**.

3.3.1. Instrucțiunile MUL și IMUL

Înmulțirea duce la un rezultat de dimensiune dublă:

În general, înmulțirea a 2 numere scrise fiecare pe n biți poate furniza un rezultat pe $2*n$ biți.

De exemplu, dacă se înmulțesc 2 operanzi pe 8 biți, pentru a nu apărea depășiri, rezultatul se va scrie corect pe 16 biți. În modul pe 64 biți (Pentium 4 ↑), două numere pe 64 biți se pot înmulți și rezultatul furnizat se va scrie pe 128 biți.




Figura 3-3.2. Ilustrarea modului de operare al instrucțiunii *MUL* la nivel de octet, cuvânt, dublucuvânt, cvadruplucuvânt

MUL (Multiply) se fol. pt a realiza o operație de înmulțire **fără semn**, iar **IMUL (Integer Multiply)** pt înmulțire **cu semn**.

Operația specifică înmulțirii **MUL (Unsigned multiply)** se realizează între acumulator și un alt operand, rezultatul obținut fiind pe 16 biți sau pe 32 biți (de la 8086↑), pe 64 biți (de la 80386↑) sau chiar pe 128 biți (de la Pentium 4 ↑).

Destinația (implicită) e **Acumulatorul** sau o construcție extinsă a acestuia (AX, DX:AX, EDX:EAX sau RDX:RAX), iar **sursa e un registru sau o locație de memorie** pe 8 sau 16 biți (de la 8086↑), pe 32 (de la 80386↑) sau pe 64 biți (de la Pentium 4↑).

Realizarea operației **MUL** de la 8086↑:

Perechea AH:AL = AL * (reg₈/mem₈)

Perechea DX:AX = AX * (reg₁₆/mem₁₆)

În plus, de la 386↑ se mai poate realiza și:

Perechea EDX:EAX = EAX * (reg₃₂/mem₃₂)

Mai mult, de la Pentium 4↑ se mai poate realiza și:

Perechea RDX:RAX = RAX * (reg₆₄/mem₆₄)

Instrucțiunea **MUL** (*Unsigned Multiply*) realizează o înmulțire între cei doi operanzi considerați *numere fără semn*.

MUL sursă ; **Acc extins = Acc * sursă**
MUL { reg_{8/16/32/64} | mem_{8/16/32/64} }




Figura 3-3.3. Ilustrarea modului de operare al instrucțiunii **MUL**

Observații:

- Sunt relevante flagurile OF și CF, altele (de exemplu ZF) putând furniza valori eronate.
- Instrucțiunea MUL *nu afectează* flagurile aritmetice SF, ZF, PF, AF, dar *resetează* flagurile CF și OF (deci CF=OF=0) *dacă jumătatea superioară a rezultatului este 0*; altfel, aceste două flaguri sunt setate;
- Trebuie subliniat că:
 - instrucțiunea MUL consideră numerele implicate în operație ca fiind *fără semn* (indiferent cum au fost ele definite în segmentul de date)
 - dimensiunea Acumulatorului folosit va fi în funcție de dimensiunea operandului sursă;
 - => dimensiunea operandului destinație va fi întotdeauna dublă față de cea a operandului sursă, destinația fiind o structură de tipul „acumulator extins”.

Instrucțiunea **IMUL** (*Signed Multiply*) realizează o înmulțire între doi operanzi **numere cu semn**. Față de MUL, instrucțiunea **IMUL** suportă mai multe forme:

- 1) poate avea **un singur operand** (celălalt operand va fi Acc AL, AX, EAX sau RAX și va fi implicit), asemănător cu MUL
- 2) pot fi menționați **doi operanzi** (sursă și destinație) în mod explicit, dar chiar și
- 3) o variantă cu **trei operanzi**. Rezultatul obținut este apoi salvat în destinație, care poate fi diferită în cele 3 cazuri.




Figura 3-3.4. Ilustrarea modului de operare al instrucțiunii **IMUL**

D.p.d.v. al tipului operanzilor, instrucțiunea **IMUL** la **8086** are o formă asemănătoare cu **MUL**, însă de la **80286**↑ au mai apărut și alte forme cu 2 sau chiar 3 operanzi, astfel:

IMUL op1,op2 ; op1=op1*op2, cu **IMUL** {reg₁₆},{reg_{8,16}|mem_{8,16}|imed_{8,16}}

IMUL op1,op2,op3 ; op1=op2*op3, cu **IMUL** {reg₁₆},{reg₁₆|mem₁₆},{imed_{8,16}}

De la **80386**↑ au apărut următoarele forme suplimentare (pe lângă cele „moștenite” de la versiunea **80286**):

IMUL op1,op2 ; op1=op1*op2, cu **IMUL** {reg₃₂},{reg₃₂|mem₃₂|imed_{8,32}}

IMUL op1,op2,op3 ; op1=op2*op3, cu **IMUL** {reg₃₂},{reg₃₂|mem₃₂},{imed_{8,32}}

Mai mult, de la **Pentium 4**↑ se mai poate realiza și:

IMUL op1,op2 ; op1=op1*op2, cu **IMUL** {reg₆₄},{reg₆₄|mem₆₄|imed_{8,32}}

IMUL op1,op2,op3 ; op1=op2*op3, cu **IMUL** {reg₆₄},{reg₆₄|mem₆₄},{imed_{8,32}}

Observații:

- Trebuie subliniat că instrucțiunea IMUL consideră numerele implicate în operație ca fiind *numere cu semn*;
- de la **286**↑, se pot folosi și valori imediate, acestea fiind extinse cu semn la dimensiunea necesară realizării operației;
- Instrucțiunea IMUL suportă 3 forme:
 - 1) *Forma cu un singur operand* - asemănătoare cu cea de la MUL, dimensiunea Acumulatorului folosit fiind în funcție de dimensiunea operandului sursă; dimensiunea operandului destinație va fi întotdeauna dublă față de cea a operandului sursă, destinația fiind o structură de tipul „acumulator extins”;
 - 2) *Forma cu 2 operanzi* - se va realiza produsul dintre cei doi operanzi specificați în instrucțiune, dar se va trunchia astfel încât să încapă în operandul destinație (op1);
 - 3) *Forma cu 3 operanzi* - se va realiza produsul dintre cei doi operanzi sursă specificați (cei mai din dreapta, op2 și op3) dar și acest produs se va trunchia astfel încât să încapă în operandul destinație (cel mai din stânga, op1); trebuie subliniat că cel de-al treilea operand trebuie să fie o valoare imediată;
- Instrucțiunea IMUL *nu afectează flagurile aritmetice* SF, ZF, PF, AF, dar
- *resetează flagurile* CF și OF (deci CF=OF=0) dacă:
 - jumătatea superioară a rezultatului este 0, pentru cazul 1);
 - la trunchiere s-au pierdut biți de 1, pentru cazurile 2) și 3);altfel, aceste două flaguri sunt setate (deci CF=OF=1);

3.3.2. Instrucțiunile DIV și IDIV

Procesoarele din familia 80x86 pot realiza împărțiri de valori pe 16 biți la valori pe 8 biți, de valori pe 32 biți la valori pe 16 biți, iar cele mai noi (de la **80386**↑) realizează împărțiri de valori pe 64 biți la valori pe 32 biți. În modul pe 64 biți, se pot realiza chiar împărțiri de valori pe 128 biți la valori pe 64 biți.

Instrucțiunea **DIV (Divide)** realizează operația de împărțire *fără semn*, iar instrucțiunea **IDIV (Integer Divide)** realizează operația de împărțire *cu semn*. Instrucțiunile **DIV** și **IDIV** realizează împărțirea **acumulatorului extins** (care va constitui *deîmpărțitul*) la operandul sursă specificat în instrucțiune (care va fi pe post de *împărțitor*).

De la **8086**↑, valorile operanzilor pot fi considerate ca numere fără semn, respectiv cu semn, instrucțiunea DIV respectiv IDIV împărțind **valoarea aflată în registrul AX** (un număr exprimat pe maxim 16 biți) sau **perechea de regiștri DX:AX** (un număr exprimat pe maxim 32 biți) **la operandul sursă menționat în instrucțiune**.

Rezultatul împărțirii se stochează sub formă de **cât** (în AL, resp. AX) și **rest** (în AH, resp. DX), așa cum arată Tabelul 3-3.1.

De la **8086**↑, deîmpărțitul poate fi exprimat pe 64 biți și poate fi plasat în **perechea de regiștri EDX:EAX**,

iar de la **Pentium 4**↑, poate fi chiar un număr pe 128 biți, în **perechea de regiștri RDX:RAX**;

astfel, **câtul** se va găsi în EAX, resp. RAX, iar **restul** în EDX, resp. RDX.

Tabel 3-3.1. Modul de lucru al instrucțiunilor **DIV** și **IDIV**

Operanzi	Deîmpărțit	Împărțitor	Rest	Cât	Cât la DIV	Cât la IDIV
Word / Byte	AX	reg ₈ mem ₈	AH	AL	0...255	-128...+127
DoubleWord / Word	DX:AX	reg ₁₆ mem ₁₆	DX	AX	0...65.535	-32.768...+32767
QuadWord / DoubleWord	EDX:EAX	reg ₃₂ mem ₃₂	EDX	EAX	0...2 ³² -1	-2 ³¹ ...+2 ³¹ -1
DoubleQuadWord / QuadWord	RDX:RAX	reg ₆₄ mem ₆₄	RDX	RAX	0...2 ⁶⁴ -1	-2 ⁶³ ...+2 ⁶³ -1

Instrucțiunea **DIV** realizează operația de împărțire **fără semn**, iar **IDIV** realizează operația de împărțire **cu semn**.

(I) **DIV sursă** ; Acc extins / sursă => Cât -> Acc , Rest -> Extensia Acc

(I) **DIV** { reg_{8/16/32/64} | mem_{8/16/32/64} }




Figura 3-3.5. Ilustrarea modului de operare al instrucțiunii (I)DIV

În urma împărțirii, ca o regulă generală:

- **câtul** va fi depus **în acumulator**.

(acumulator) = (acumulator extins) / (sursă)

- **restul** va fi în **extensia acumulatorului**:

(extensie acumulator) = (acumulator extins) MOD (sursă);

În particular, la realizarea **împărțirii** se va ține cont de următoarele:

- dacă sursa este pe *octet* (reg8/mem8), atunci:

deîmpărțitul este **AX**, câtul va fi în registrul **AL**, iar restul în registrul **AH**;

- dacă sursa este pe *cuvânt* (reg16/mem16), atunci:

deîmpărțitul este perechea **DX:AX**, câtul va fi în **AX**, iar restul în **DX**;

- dacă sursa este pe *dublucuvânt* (reg32/mem32), atunci:

deîmpărțitul este **EDX:EAX**, câtul va fi în **EAX**, iar restul în **EDX**;

- dacă sursa este pe *cvadruplucuvânt* (reg64/mem64), atunci:

deîmpărțitul este **RDX:RAX**, câtul va fi în **RAX**, iar restul în **RDX** (64 biți).

Observații:

- Instrucțiunile DIV și IDIV folosesc un singur operand, care poate fi registru de uz general sau locație de memorie;
 - nu sunt acceptate valori imediate;
- În cadrul operației de împărțire, flagurile nu au fost definite, deci *nu sunt afectate flagurile* CF, OF, SF, ZF, AF, PF.

Împărțirea presupune că lungimea de împărțitului este dublă față de cea a împărțitorului și poate duce la depășiri (CPU nu poate efectua operația de împărțire) când:

- 1) împărțitorul este zero - împărțind orice număr cu 0;
- 2) câtul depășește dimensiunea rezervată rezultatului - valoarea câtului obținut este prea mare pentru a putea fi scrisă în registrul alocat;

În urma unei depășiri, se inițiază o **întrerupere de nivel 0**, mai nou numită „excepție”. În IBM PC, dacă unul dintre aceste cazuri se întâmplă, va apărea eroarea numită **“Divide error”** sau **„Divide by zero”** cum mai e numită uneori.

La instrucțiunea DIV, dacă valoarea câtului obținut este: **cât > FFh** (în AL), deci la împărțirea cu un număr exprimat pe octet sau
 dacă valoarea câtului obținut este: **cât > FFFFh** (în AX) deci la împărțirea cu un nr. exprimat pe cuvânt
 se generează *întrerupere de nivel 0*.

Similar, la instrucțiunea IDIV, dacă valoarea câtului obținut este:

cât < -127 (81h) sau **127 (7Fh) < cât**, câtul în AL deci la împărțirea cu un număr exprimat pe octet sau

cât < -32.767 (8001h) sau **+32767 (7FFFh) < cât**, câtul în AX (la împărțirea cu un nr. exprimat pe cuvânt)

se generează *întrerupere de nivel 0*.

3.3.3. Exemple

Exemple de instrucțiuni ilegale:

mul 89h ; MUL nu suportă operand imediat
mul AX, BL ; MUL nu suportă forma cu mai mult de 1 operand
imul AX, BL ; dimensiunile operandilor la IMUL cu 2 operanzi trebuie să coincidă
imul AX, BL, CH ; dimensiunile operandilor la IMUL cu 3 operanzi trebuie să coincidă;
; în plus, cel de-al treilea operand trebuie să fie un număr, o constantă sau valoare imediată
div 56h ; DIV nu suportă operand imediat
idiv 56h ; IDIV nu suportă operand imediat
div AX, BL ; nici DIV și nici IDIV nu suportă forma cu mai mult de 1 operand

Exemple de instrucțiuni legale:

Exemplul 3-3.1 În secvența următoare, deși în prima instrucțiune s-a încărcat registrul AL cu 0F0h ca un număr negativ (-16), valoarea 0F0h va fi interpretată ca un număr *fără semn* (adică 240) din cauza folosirii instrucțiunii MUL.

mov AL, -4 ; AL=FCh
mov BL, 2 ; BL=02h
mul BL ; MUL -> FCh va fi interpretat ca nr fără semn 252, se va înmulți cu 2 => AX = 01F8h = 504

Exemplul 3-3.2

mov AL,-4 ; AL=FCh
mov BL,2 ; BL=02h
imul BL ; IMUL -> FCh va fi interpretat ca nr cu semn -4, se va înmulți cu 2 => AX = FFF8h = -8

Exemplul 3-3.3

imul SI,2 ; înmulțește cu semn conținutul registrului SI cu 2 și depune rezultatul în registrul SI
; rezultatul *trunchiat* se va găsi în registrul SI (de la **80286↑**)

Exemplul 3-3.4

imul DX, CX, 20

; înmulțește cu semn valoarea din CX cu 20 și pune rezultatul *trunchiat* în reg. DX (de la **80286↑**)**Exemplul 3-3.5**

imul EAX, [4]

; înmulțește cu semn conținutul reg. EAX cu dublucuvântul din locația de memorie (segm DS) care începe la adresa 4 (și continuă la [5], [6], [7]), depunând rezultatul *trunchiat* în EAX (de la **80386↑**)**Exemplul 3-3.6**

imul ESI, EDI, 20

; înmulțește cu semn conținutul registrului EDI cu 20 și depune rezultatul *trunchiat* în ESI (**80386↑**)**Exemple 3-3.7**

idiv ECX

; împarte cu semn conținutul perechii EDX:EAX la conținutul din ECX și depune
; câtul în EAX, iar restul în EDX

div RCX

; conținutul perechii RDX:RAX se divide la conținutul din RCX,
; câtul va fi în RAX, iar restul în RDX

div qword ptr [RDI]

; conținutul perechii RDX:RAX se divide cu cvadruplicuvântul din locația de memorie
; adresată de registrul RDI, câtul se depune în RAX, iar restul în RDX**Exemplul 3-3.8**

Se dorește înmulțirea a două valori (numere *fără semn*) aflate în memorie (stocate pe cuvânt) și apoi depunerea produsului obținut tot în memorie. Pentru realizarea operației, un operand va fi în AX, iar celălalt operand poate fi într-un registru sau în memorie. După realizarea operației, perechea de regiștri DX:AX va conține rezultatul (exact în această ordine, ca și cum ar fi un singur registru de 32 biți). Astfel, DX va conține cuvântul c.m.s. și AX va conține cuvântul c.m.p.s.

val1 dw 8000

; se definește variabila val1 în memorie, de tip word, cu valoarea 8000=1F40h

val2 dw 12000

; se definește variabila val2 în memorie, de tip word, cu valoarea 12000=05B8h

rez dw 2 DUP(?)

; se alocă spațiu în memorie pentru variabila rez, 2 instanțe de tip word, adică 4 octeți

...

mov ax,val1

; AX=val1=8000=1F40h

mul val2

; se înmulțește AX cu val2=12000=2EE0h și rezultatul se depune
; în perechea de regiștri DX:AX=05B8h:D800h, deci
; DX:AX = 05B8h*2¹⁶+ D800h= 1464*65536+55296=96.000.000

mov rez,ax ; stochează rezultatul D800h la locațiile rez și rez+1 în format LE
 mov rez+2,dx ; stochează rezultatul 05B8h la locațiile rez+2, rez+3 în format LE
 Dacă am avea un registru de 32 biți, valoarea rezultată, 05B8D800h se transformă în zecimal ca numărul 96.000.000.

Exemplul 3-3.9

a db 7 ; variabila a pe octet inițializată cu 7
 mov AX,72h ; AX=72h=7h*10h+02h=114
 div a ; 114:7=16 rest 2 => AL=10h=16 (câtul), iar AH=02h=2 (restul)

Exemplul 3-3.10

b dw 300h ; variabila b pe cuvânt inițializată cu 300h=768
 mov AX, 0014h ; AX=0014h =20
 mov DX, 0003h ; DX=0003h = 3
 div b ; acumulatorul extins este DX:AX, de valoare 3*16⁴+20==3*65536+20=196628
 ; -> se împarte la 768 și se obține AX=0100h=256 (cât) și DX=0014h=20 (rest)

Exemplul 3-3.11

mov AX, 0FFF8h ; vrem să verificăm operația inversă celei executate în exemplul 3-3.2:
 mov BL, 2 ; BL=02h = 2
 idiv BL ; va împărți FFF8h (ca nr. signed, adică -8) la 2 și depune câtul în AL= -4=FCh și restul în AH=0

Exemplul 3-3.12 Similar exemplului precedent, vrem să verificăm operația inversă celei executate în exemplul 3-3.1:

mov AX, 0FFF8h ; AX=FFF8h care va fi interpretat de data aceasta ca nr unsigned din cauza instrucțiunii div
 mov BL, 2 ; BL=02h = 2
 div BL ; va împărți FFF8h (ca nr. 65528) la 2 și încearcă să depună câtul în AL= 32764,
 ; dar 32764 se scrie ca numărul 7FFCh (nu va încăpea în AL), deci instrucțiunea nu va putea fi
 ; executată pe procesor și se va returna eroarea Divide overflow.

Pentru a evita astfel de posibile erori, se poate folosi următoarea metodă: se va translata operația de împărțire la următorul nivel al regiștrilor (dacă e disponibil pe procesorul respectiv).

În exemplul 3-3.12 se poate folosi ca deîmpărțit perechea de regiștri DX:AX în loc de AH:AL, iar atunci împărțirea se va realiza la BX (cu partea BH zerorizată sau extinsă cu semn – în funcție de operația dorită- fără semn sau cu semn). Exemplul 3-3.12 se rescrie astfel:

Exemplul 3-3.13 Vrem să verificăm operația inversă celei executate în exemplul 3-3.1:

```

mov AX, 0FFF8h      ; AX=FFF8h care va fi interpretat de data aceasta ca nr unsigned din cauza instrucțiunii div
mov DX, 0           ; știm că e nr unsigned, deci zerorizăm DX (partea superioară a deîmpărțitului)
mov BX, 2           ; BX=02h = 2 ; se folosește BX în loc de BL
div BX              ; va împărți 0000FFF8h (ca nr. 65528) la 2 și va depune câtul în AX= 32764 = 7FFCh,
                    ; (acum încape în AL), deci instrucțiunea nu va mai returna eroarea Divide overflow.

```

Exemplul 3-3.14 Forma 3) de la imul:

```

mov ECX, 0300 0000h ; ECX = 0000 0011 0000 0000 0000 0000 0000 0000b = +50.331.648 ca număr signed
imul EBX, ECX, 32   ; EBX = 011 0000 00000 0000 0000 0000 0000 0000b = +1.610.612.736 ca număr signed, CF=0
dar dacă valoarea înmulțitorului ar fi fost mai mare, atunci rezultatul ar fi fost trunchiat și CF ar fi devenit 1:
imul EBX, ECX, 128  ; EBX = 1000 0000 0000 0000 0000 0000 0000 0000b = -2.147.483.648 ca număr signed CF=1

```

Exemplul 3-3.15 Forma 2) de la imul:

```

.data
a dd 3000h,200h
.code
mov EBX, a      ; EBX = 0003 0000h = +196.608
imul EBX, a+4   ; EBX = 0600 0000h = +100.663.296 (adică +196.608 * 512)

```

Exemplu 3-3.16 Fie următoarea structură a regiștrilor: DX=1234h AX=FDE8h, BX=03E8h

Se presupune că se realizează în mod independent (separat) fiecare instrucțiune:

- a1) mul BL ; AL*BL-> AX=E8h*E8h, deci AX=D240h și se interpretează ca numere unsigned: $232*232= 53.824$
 b1) mul BH ; AL*BH-> AX=E8h*03h, deci AX=02B8h și se interpretează ca numere unsigned: $232*3= 696$
 c1) mul BX ; AX*BX-> DX:AX=FDE8h*03E8h, deci DX:AX=03DFh:D240h și se interpretează ca numere unsigned:
 ; se operează $65.000*1000= 991:53824= 991*65.536+53.824=65.000.000$
 a2) imul BL ; AL*BL-> AX=E8h*E8h, deci AX=0240h și se interpretează ca numere signed: $-24*(-24)= 576$
 b2) imul BH ; AL*BH-> AX=E8h*03h, deci AX=FFB8h și se interpretează ca numere signed: $-24*3= -72$
 c2) imul BX ; AX*BX-> DX:AX=FDE8h*03E8h, deci DX:AX=FFF7h:D240h și se interpretează ca numere signed:
 ; se operează $-536*1000= -53.600$

Exemplu 3-3.17 Fie următoarea structură a regiștrilor: DX=1234h AX=FDE8h, BX=03E8h.

Se presupune că se realizează în mod independent (separat) fiecare instrucțiune:

- a1) div BL ; divide error – întrucât s-a încercat împărțirea valorii din AX ca nr fără semn la valoarea din BL,
 ; deci $FDE8h/E8h=65.000/232$ și a rezultat câtul 280 care nu a încăput în AL
 b1) div BH ; divide error – întrucât s-a încercat împărțirea valorii din AX ca nr fără semn la valoarea din BH,
 ; deci $FDE8h/03h=65.000/3$ și a rezultat câtul 21666 care nu a încăput în AL
 c1) div BX ; divide error – întrucât s-a încercat împărțirea valorii din DX:AX la BX ca nr fără semn
 ; deci $DX:AX=1234h:FDE8h= 4660*65536+65.000=305.462.760/1000=305.462$ care nu încapă în AX
 ; cele de mai jos e indicat a fi verificate pe un CPU de 32 biți, din cauza conversiei în zecimal:
 a2) idiv BL
 b2) idiv BH ; divide error
 c2) idiv BX

3.4. Instrucțiuni pentru comparare

Instrucțiunile de comparare sunt cele care compară doi operanzi și setează diferite flaguri ce indică rezultatele comparării.

De la **8086**↑ a fost disponibilă instrucțiunea **CMP**,

dar **CMPXCHG** și **CMPXCHG[8/16]B** au fost adăugate abia de la **Pentium**↑, respectiv **Pentium 4**↑.

Atât **CMPXCHG8B** cât și **CMPXCHG16B** sunt suportate pe un procesor (în general aput după Pentium) doar dacă bitul b8 (numit *cx8*, denumire care provine de la *Compare and eXchange 8B*, deci de la instrucțiunea mai scurtă) din registrul EDX este setat după execuția instrucțiunii **cpuid** cu EAX=01h la intrare, deci se verifică dacă: **EAX=0000001h** --->**cpuid**---> **EDX_{b8}=1**.

În general, instrucțiunea CMP este urmată de o instrucțiune de salt condiționat, de forma **Jcc**, în vederea testării anumitor condiții și luării deciziilor în programe.

Pentru a analiza posibilele condiții/ stări ce pot fi exploatate în vederea realizării salturilor, recomand revenirea la instrucțiunea CMOVcc (în capitolul precedent) unde au fost prezentate toate aceste situații. Singura diferență este că în locul prefixului mnemonicii CMOV, se va folosi **J** (de la **jump if (condiție)**).

Este absolut necesar ca această instrucțiune de salt condiționat să fie plasată în program imediat după instrucțiunea de comparare, nu mai târziu; instrucțiunea de comparare să nu fie urmată de o altă instrucțiune (care deci ar putea altera starea flagurilor) înainte de a testa condiția de salt cu *jump if*.

3.4.1. Instrucțiunea CMP

Instrucțiunea **CMP (Compare)** compară cei doi operanzi sursă menționați explicit în instrucțiune și setează flagurile aritmetice din registrul [-/E/R] FLAGS în concordanță cu rezultatul unei operații fictive de tipul *SUB op1, op2*. Instrucțiunea CMP este asemănătoare cu instrucțiunea SUB, doar că rezultatul operației nu este stocat în destinație, ci într-un registru temporar, scăderea fiind una fictivă (se realizează doar pentru a seta flagurile aritmetice).

CMP op1, op ; *op1 ? op2 -> [-/E/R] FLAGS*
CMP {reg_{8,16,32,64} | mem_{8,16,32,64}}, {reg_{8,16,32,64} | mem_{8,16,32,64} | imed_{8,16,32}}




Figura 3-4.1. Ilustrarea modului de operare al instrucțiunii **CMP**

Instrucțiunea este în general folosită (exact) înaintea unor instrucțiuni de forma `Jcc`, `CMOVcc`, `SETcc`.

Observații:

- Instrucțiunea CMP *modifică flagurile aritmetice* OF, SF, ZF, AF, PF, CF, conform rezultatului operației fictive SUB realizată între cei doi operanzi sursă;
- Operanzii trebuie să aibă dimensiuni egale; este interzis ca ambii operanzi să fie locații de memorie;
- Operanzii pot fi atât numere fără semn cât și numere cu semn, dar atunci când se folosește un operand imediat, acesta este extins cu semn la dimensiunea operandului destinație și apoi se realizează operație de scădere.

3.4.2. Instrucțiunea CMPXCHG

Instrucțiunea **CMPXCHG** (**Compare and exchange**), disponibilă de la **486**↑, compară Acumulatorul cu operandul destinație; dacă Acumulatorul și destinația sunt egale, atunci operandul destinație va copia valoarea operandului sursă și va seta ZF=1. Altfel, operandul destinație se va încărca în Acumulator și se va reseta flagul Zero: ZF=0.

Operanzii pot avea 8, 16, 32 sau 64 biți, deci Acumulatorul poate fi AL, AX, EAX sau RAX.

CMPXCHG destinație, sursă ; dacă Acc = (destinație), atunci ZF=1 și (destinație) <- (sursă)
CMPXCHG {reg_{8,16,32,64} | mem_{8,16,32,64}}, {reg_{8,16,32,64}} ; dacă Acc ≠ (destinație), atunci ZF=0 și ACC <- (destinație)




Figura 3-4.2. Ilustrarea modului de operare al instrucțiunii **CMPXCHG**

Observații:

- Instrucțiunea **CMPXCHG** modifică flagurile SF, PF, AF, OF, CF conform rezultatului operației de scădere fictivă care se realizează la comparare, dar *flagului ZF* i se aplică regula; dacă Acc =destinație, atunci ZF=1, altfel ZF=0;
- Operanzii pot fi atât numere fără semn cât și numere cu semn;
- Sintaxa și tipul operanzilor instrucțiunii trebuie respectate întocmai; astfel, sursa va fi întotdeauna registru de uz general, dar destinația poate fi și o zonă de memorie (nu se acceptă operanzi de tip imediat);
- Operanzii trebuie să aibă aceeași dimensiune: 8, 16, 32 sau 64 biți.

3.4.3. Instrucțiunile CMPXCHG8B și CMPXCHG16B

De la **Pentium 4 - Core 2** a apărut o instrucțiune asemănătoare cu CMPXCHG și anume **CMPXCHG8B** care compară cei 8 octeți ai perechii EDX:EAX cu o zonă de memorie pe 64 biți, denumită *mem64* și specificată în instrucțiune ca operand destinație. Dacă sunt egale, ZF=1 și în acea zonă de memorie se încarcă conținutul perechii ECX:EBX. Altfel, ZF=0 și conținutul zonei de memorie e încărcat în perechea EDX:EAX (care se mai numește și „Accumulator extins”).

CMPXCHG8B destinație ; dacă EDX:EAX = (destinație), atunci ZF=1 și (destinație) <- ECX:EBX
 CMPXCHG8B { mem₆₄ } ; dacă EDX:EAX ≠ (destinație), atunci ZF=0 și EDX:EAX <- (destinație)




Figura 3-4.3. Ilustrarea modului de operare al instrucțiunii **CMPXCHG8B**

De la **Pentium 4**, a apărut și instrucțiunea **CMPXCHG16B** pentru modul de lucru pe 64 biți. Această instrucțiune compară cei 16 octeți ai perechii RDX:RAX cu o zonă de memorie pe 128 biți (specificată în instrucțiune ca operand destinație). Dacă sunt egale, ZF=1 și în acea zonă de memorie se încarcă conținutul perechii RCX:RBX. Altfel, ZF=0 și conținutul zonei de memorie e încărcat în perechea RDX:RAX (valabilă doar în mod pe 64 biți).

CMPXCHG16B destinație ; dacă RDX:RAX = (destinație), atunci ZF=1 și (destinație) <- RCX:RBX
 CMPXCHG16B { mem₁₂₈ } ; dacă RDX:RAX ≠ (destinație), atunci ZF=0 și RDX:RAX <- (destinație)

Observații:

- Instrucțiunile CMPXCHG[8/16]B nu afectează flagurile SF, PF, AF, OF, CF;
- în schimb, flagul ZF este setat în 1 dacă EDX:EAX = destinație; altfel, ZF=0.

3.4.4. Exemple

Exemple de instrucțiuni ilegale:

```

cmp [SI, 2]           ; dimensiunea operanzilor trebuie specificată, altfel e ambiguu => eroare
cmp AX, BL           ; dimensiunea operanzilor trebuie să coincidă
cmp val, [EBX]       ; nu se pot folosi ambii operanzi din memorie
cmpxchg EAX, val     ; operandul sursă nu poate fi din memorie, doar registru
cmpxchg8b EAX, EBX   ; sintaxă eronată, trebuie un singur operand
val1 dw 1234h        ; se definește val1 de tip word în memorie
val2 dd 12345678h    ; se definește val2 de tip doubleword în memorie

```

...

```

cmpxchg8b val1       ; val1 e de tip word, iar cmpxchg8b așteaptă operand de tip doubleword din memorie mem64
cmpxchg16b val2      ; val2 e de tip doubleword, iar cmpxchg16b așteaptă operand quadword mem128b
cmpxchg8b EAX        ; dimensiune potrivită, dar nu se acceptă operand registru
cmpxchg16b RAX       ; dimensiune potrivită, dar nu se acceptă operand registru

```

Exemple de instrucțiuni legale:

Exemplul 3-4.1

```

mov AX, 2000h        ; AX=2000h
mov BX, 400h         ; BX=400h
cmp AX, BX           ; se realizează scăderea AX-BX=1C00h, dar fictiv deci AX=2000h, BX=400h și SF=0, CF=0, OF=0;

```

Exemplul 3-4.2

```

mov AX, 2000h        ; AX=2000h
mov BX, 400h         ; BX=400h
cmp BX, AX           ; se realizează scăderea BX-AX=E400h, dar fictiv deci AX=2000h, BX=400h și SF=1, CF=1, OF=0;

```

Exemplul 3-4.3

```
.data
a db 5,4,3
.code
lea SI, a
mov AL, 2
cmp AL, [SI] ; compară AX cu octetul adresat de SI în memorie, adică va compara 2 cu 5 și va seta flagurile
astfel: CF=1 (ca borrow), ZF=0, SF=1, AF=1, PF=0, OF=0, deoarece  $2-5 = -3 = 0000.0010b-0000.0101b = 1111.1101b=FDh$ 
```

Exemplul 3-4.4

```
cmpxchg [a+4], EBX ; compară dublucuvântul din segmentul de date adresat de a+4 cu EBX
; dacă sunt egale =>ZF=1 și în locația adresată de [a+4], se depune conținutul lui EBX
; dacă sunt diferite => ZF=0 și în EBX se depune conținutul memoriei dat de a+4
; (a fost definit ca vector cu elemente de tip doubleword)
```

Exemplul 3-4.5 Fie valorile regiștrilor: EAX=05060708h, EBX=0FFFF000h, ECX=12345678h și EDX=01020304h. Se execută următoarea secvență (se execută de 2 ori consecutiv instrucțiunea *cmpxchg8b a*):

```
.data
a dq 0102030405060708h
.code
cmpxchg8b a ; dacă a=EDX:EAX, ZF=1 și valoarea lui a se va înlocui cu valoarea găsită în ECX:EBX;
; astfel, variabila a va deveni 12345678FFFF0000h și ZF=1
cmpxchg8b a ; dacă val e diferită de EDX:EAX, ZF=0 și valoarea lui a se va încărca în perechea EDX:EAX
; astfel, se schimbă valorile regiștrilor: EDX=12345678h, EAX=FFFF0000h
```

Exemplul 3-4.6

```
cmpxchg16b [val] ; compară RDX:RAX=(128 biți) din memorie dați de val
; dacă sunt egali =>ZF=1 și în locația adresată de val se depune conținutul RCX:RBX
; dacă sunt diferiți =>ZF=0 și în RDX:RAX se depune conținutul memoriei dat de val
```

3.5. Instrucțiuni pentru extinderea semnului ACC

Aceste instrucțiuni nu au nici un operand (lucrează implicit cu acumulatorul (ACC)) și nu afectează nici un flag. Deși nu este specificat în mod explicit nici un operand, implicit se consideră existența unui operand sursă (de la care se pleacă sau asupra căruia se aplică extinderea) și a unui operand destinație (în care se va regăsi rezultatul după realizarea operației).

Aceste instrucțiuni se folosesc în general înaintea operațiilor de împărțire sau atunci când se dorește scalarea unui operand la o dimensiune dublă. Efectul lor este de a extinde cu semn o valoare aflată în registrul AL, AX, EAX sau RAX.

Tabel 3-5.1. Sintetizarea instrucțiunilor **CWD**, **CDQ**, **CQO** și **CBW**, **CWDE**, **CDQE**

Instrucțiunea	Operația
Word to Doubleword	CWD DX:AX ← extensia cu semn (AX)
Doubleword to Quadword	CDQ EDX:EAX ← extensia cu semn (EAX)
Quadword to Double-Quadword	CQO RDX:RAX ← extensia cu semn (RAX)
Byte to Word	CBW AX ← extensia cu semn (AL)
Word to Doubleword Extended	CWDE EAX ← extensia cu semn (AX)
Doubleword to Quadword Extended	CDQE RAX ← extensia cu semn (EAX)

Instrucțiunile CWD, CDQ și CQO dublează dimensiunea operandului specificat în registrul AX, EAX, respectiv RAX (în funcție de dimensiunea operandului) prin extensie de semn și stochează rezultatul astfel obținut în perechea de regiștri DX:AX, EDX:EAX, respectiv RDX:RAX.

Instrucțiunile CBW, CWDE și CDQE dublează dimensiunea operandului sursă prin extinderea semnului în registrul acumulator corespunzător având dimensiune dublă (deci „extins”) AX, EAX, respectiv RAX.

Instrucțiunile CBW și CWD au fost disponibile încă de la **8086**↑, dar CWDE și CDQ abia de la **80386** ↑, iar CDQE și CQO doar de la **Pentium 4**↑.

3.5.1. Instrucțiunea CWD

Instrucțiunea **CWD** (**Convert Word to Doubleword**) convertește cuvântul din registrul AX la dublu-cuvântul din perechea de regiștri DX:AX, deci copiază bitul de semn (bitul 15) al operandului sursă specificat în registrul AX în fiecare bit din cei 16 ai registrului DX; astfel, bitul de semn din AX se extinde și la registrul DX (numit și extensia acumulatorului).

Instrucțiunea CWD a fost disponibilă încă de la **8086**, iar la procesorul 8086 nu existau regiștri de 32 biți necesari la stocarea unui doubleword; astfel, modalitatea de a stoca valori de 32 biți a fost prin concatenarea regiștrilor DX:AX, așa cum s-a văzut la realizarea înmulțirii cu operanzi pe 16 biți.

CWD ; dacă $AX_{15} = 1 \rightarrow DX = 0FFFFh$, altfel $DX = 0000h$




Figura 3-5.1. Ilustrarea modului de operare al instrucțiunii **CWD**

Observații:

- Instrucțiunea CWD *nu afectează nici un flag aritmetic*; instrucțiunea cwd se aseamănă mai mult cu instrucțiunile de transfer (din capitolul precedent, care nu afectează [-E/R]FLAGS);
- CWD nu are operanzi, lucrează implicit cu acumulatorul de tip word, adică AX (ca sursă), iar ca destinație se folosește perechea de regiștri ce formează acumulatorul extins (dublu ca dimensiune), deci DX:AX.

3.5.2. Instrucțiunea CDQ

Instrucțiunea **CDQ** (**Convert Doubleword to Quadword**) recunoscută de procesoarele **80386**↑, convertește dublucuvântul din registrul EAX la cvadruplucuvântul din perechea de regiștri EDX:EAX, deci copiază bitul de semn (bitul 31) al operandului sursă specificat în registrul EAX în fiecare bit din cei 32 ai registrului EDX; astfel, bitul de semn din EAX se extinde și la EDX.

Instrucțiunea CDQ a fost disponibilă încă de la **80386**, iar la procesorul 80386 nu existau regiștri de 64 biți necesari la stocarea unui quadword; astfel, modalitatea de a stoca valori de 64 biți a fost prin concatenarea regiștrilor EDX:EAX, așa cum s-a văzut la realizarea înmulțirii cu operanzi pe 32 biți.

CDQ ; dacă $EAX_{31} = 1 \rightarrow EDX = 0FFFFFFFh$, altfel $EDX = 00000000h$




Figura 3-5.2. Ilustrarea modului de operare al instrucțiunii **CDQ**

Observații:

- Instrucțiunea CDQ nu afectează nici un flag aritmetic;
- CDQ nu are operanzi, lucrează implicit cu acumulatorul de tip doubleword, adică EAX (ca sursă), iar ca destinație se folosește perechea de regiștri ce formează acumulatorul extins (dublu ca dimensiune) EDX:EAX.

3.5.3. Instrucțiunea CQO

Instrucțiunea **CQO** (**Convert Quadword to Doublequadword**) recunoscută de procesoarele de la **Pentium 4**↑, convertește cvadruplucuvântul din registrul RAX la dublucvadruplucuvântul din perechea de regiștri RDX:RAX, prin copierea bitului de semn (bitul 63) al operandului sursă specificat în registrul RAX în fiecare bit din cei 64 ai registrului RDX; astfel, bitul de semn din RAX se extinde și la RDX.

Instrucțiunea CQO a fost disponibilă încă de la **procesoare pe 64 biți**, iar acestea nu dispun de regiștri de 128 biți necesari la stocarea unui doublequadword; astfel, modalitatea de a stoca valori de 128 biți a fost prin concatenarea regiștrilor RDX:RAX, așa cum s-a văzut la realizarea înmulțirii cu operanzi pe 64 biți.

CQO ; dacă $RAX_{63} = 1 \rightarrow RDX = 0FFFFFFFFFFFFFFFh$, altfel $RDX = 0000000000000000h$




Figura 3-5.3. Ilustrarea modului de operare al instrucțiunii CQO

Observații:

- Instrucțiunea CQO nu afectează nici un flag aritmetic;
- CQO nu are operanzi, lucrează implicit cu acumulatorul de tip quadword, adică RAX (ca sursă), iar ca destinație se folosește perechea de regiștri ce formează acumulatorul extins (dublu ca dimensiune) RDX:RAX.

3.5.4. Instrucțiunea CBW

Instrucțiunea **CBW** (**Convert Byte to Word**) convertește octetul din registrul AL la cuvântul din AX prin copierea bitului de semn (bitul 7) al operandului sursă specificat în registrul AL în fiecare bit al registrului AH; astfel, bitul de semn din AL se extinde la tot registrul AH, stocând deci valoarea *cu semn* din registrul AL în tot registrul AX.

Instrucțiunea CBW a fost disponibilă încă de la **8086** și încă este suportată pe procesoarele actuale, deși au mai apărut și instrucțiunile MOVSB și MOVSB (prezentate deja în capitolul precedent și care realizează extensia cu semn sau fără semn). Spre deosebire de acestea, instrucțiunea CBW consideră întotdeauna operandii ca valori numere *cu semn*.

CBW ; dacă $AL_7 = 1 \rightarrow AH = 0FFh$, altfel $AH = 00h$




Figura 3-5.4. Ilustrarea modului de operare al instrucțiunii **CBW**

Observații:

- Instrucțiunea CBW *nu afectează nici un flag aritmetic*;
- CBW nu are operanzi, lucrează implicit cu acumulatorul de tip byte, adică AL (ca sursă), iar ca destinație se folosește acumulatorul (dublu ca dimensiune), deci AX.

3.5.5. Instrucțiunea CWDE

Instrucțiunea **CWDE** (**Convert Word to Doubleword Extended**) copiază bitul de semn (bitul 15) al operandului sursă specificat în registrul AX în fiecare bit al părții superioare (c.m.s. 16 biți) a registrului EAX.

Instrucțiunea CWDE a fost disponibilă încă de la **80386** și încă este suportată pe procesoarele actuale, cu observația similară de la instrucțiunea CBW: au mai apărut și instrucțiunile MOVSB și MOVZB (prezentate deja în capitoul precedent și care realizează extensia cu semn sau fără semn). Spre deosebire de acestea, instrucțiunea CWDE consideră întotdeauna operanzii ca valori numere *cu semn*.

CWDE ; dacă $AX_{15} = 1 \rightarrow EAX_{31...16} = 0FFFFh$, altfel $EAX_{31...16} = 0000h$



Figura 3-5.5. Ilustrarea modului de operare al instrucțiunii **CWDE**

Observații:

- Instrucțiunea CWDE *nu afectează nici un flag aritmetic*;
- CWDE nu are operanzi, lucrează implicit cu acumulatorul de tip word, adică AX (ca sursă), iar ca destinație se folosește acumulatorul (dublu ca dimensiune), deci EAX.

3.5.6. Instrucțiunea CDQE

Instrucțiunea **CDQE** (**Convert Doubleword to Quadword Extended**) copiază bitul de semn (bitul 31) al operandului sursă specificat în registrul EAX în fiecare bit al părții superioare (c.m.s. 32 biți) a registrului RAX.

Instrucțiunea CDQE a fost disponibilă doar la procesoare pe 64 biți, unde existau regiștri de o astfel de dimensiune; observația de la instrucțiunea CBW rămâne totuși valabilă: deși există instrucțiunile MOVSB și MOVZB care realizează extensia cu semn sau fără semn, spre deosebire de acestea, instrucțiunea CDQE consideră întotdeauna operanzii ca valori numere *cu semn*.

CDQE ; dacă $EAX_{31} = 1 \rightarrow RAX_{63...32} = 0FFFFFFFh$, altfel $RAX_{63...32} = 0000000h$




Figura 3-5.6. Ilustrarea modului de operare al instrucțiunii **CDQE**

Observații:

- Instrucțiunea CDQE *nu afectează nici un flag aritmetic*;
- CDQE nu are operanzi, lucrează implicit cu acumulatorul de tip doubleword, adică EAX (ca sursă), iar ca destinație se folosește acumulatorul (dublu ca dimensiune), deci RAX.

3.5.7. Exemple

Exemple de instrucțiuni ilegale:

cbw BL ; sintaxa eronată, CBW nu are operanzi explițiți
 cwd BX ; sintaxa eronată, CWD nu are operanzi explițiți
 cdq ECX ; sintaxa eronată, CDQ nu are operanzi explițiți
 cqo RDX ; sintaxa eronată, CQO nu are operanzi explițiți
 cwde BX ; sintaxa eronată, CWDE nu are operanzi explițiți
 cdqe EDX ; sintaxa eronată, CDQE nu are operanzi explițiți

Exemple de instrucțiuni legale:

Exemplul 3-5.1

mov AX, 04h ; AX=9804h
 mov BL, 0ABh ; BL=ABh
 cbw ; AX=0004h, adică valoarea din registrul AL s-a extins cu semn la tot registrul AX
 ; deseori am întâlnit confuzia că ar fi vorba despre octetul specificat în instrucțiunea anterioară
 ; s-ar putea crede în mod eronat că instrucțiunea cbw afectează valoarea din BL ! (fals)

Exemplul 3-5.2

mov DX, 4321h ; DX=4321h
 mov AX, 1285h ; AX=1285h, deci AH=12h și AL=85h
 cbw ; AX=FF85h
 cwd ; DX:AX=FFFF FF85h, deci DX=FFFFh și AX=FF85h

Exemplul 3-5.3

mov DX, 1035h ; DX=1035h
 mov AX, 7654h ; AX=7654h
 cbw ; AX=0054h
 cwd ; DX:AX=0000 0054h, deci DX=0000h și AX=0054h

Exemplul 3-5.4

```

mov EAX, 12345678h ; EAX=12345678h
mov AL, 0A5h ; AL=0A5h, deci EAX=123456A5h
cbw ; AX=FFA5h, deci EAX=1234FFA5h
cwde ; EAX=FFFFFFFA5h

```

Exemplul 3-5.5

```

mov RAX, 0 ; RAX=0000 0000 0000 0000h
mov EAX, 12345678h ; EAX=12345678h, RAX=0000000012345678h
mov AX, 0A5h ; AX=00A5h, EAX=12340056A5h
cwde ; EAX=FFFF FFA5h
cdq ; EDX=FFFF FFFFh
cdq ; RAX= FFFF FFFF FFFF FFA5h
cqo ; RDX=FFFF FFFF FFFF FFFFh

```

Exemplul 3-5.6 Să presupunem că în EBX este o valoare ce se dorește a fi împărțită la valoarea din ECX. Pentru a putea realiza această împărțire, prima dată trebuie adus deîmpărțitul la dimensiune dublă, adică la 64 biți.

```

mov EAX, EBX ; valoarea deîmpărțitului se copiază în EAX
cdq ; se extinde cu semn la dimensiunea de 64 biți, noua valoare se va găsi în perechea EDX:EAX
idiv ECX ; valoarea din perechea EDX:EAX se împarte la val. din ECX => în EDX va fi restul, iar în EAX câtul

```

Exemplul 3-5.7

```

.data
a dw 9876h, 5678h
.code
mov AX, a ; AX = 9876h = -26506
mov BX, a+2 ; BX = 5678h = 22136
cwd ; DX:AX = FFFF:9876h = -26506
idiv BX ; se împarte DX:AX la BX, deci -26506 la 22136 și se obține
; câtul în AX = -1=FFFFh, iar restul în DX =EEEEh = -4370

```

3.6. Instrucțiuni pentru corecția ACC

BCD (Binary Coded Decimal) a fost unul dintre primele coduri folosite în sistemele de calcul; inventat de IBM, a fost folosit în calculatoarele lor încă din anii '50-'60 (sistemele 704, 7040, 709, 7090).

În anumite aplicații (precum afișaje LCD, reprezentări pe digiți), în general în sisteme embedded (autovehicule, cuptoare cu afișaj electronic, ceasuri cu alarmă, etc) datele numerice se folosesc *în formă zecimală* și se preferă utilizarea codului (codificării) **zecimal codificat în binar BCD (Binary Coded Decimal)**. Astfel, pot fi evitate conversiile repetate din zecimal în binar și invers. De câte ori se menționează termenul de *valori BCD* în cadrul instrucțiunilor implementate în CPU (cu referire la cele originale ale 8086) trebuie folosite doar cifrele zecimale, de la 0 la 9.

Codificarea BCD folosește **4 biți** pentru a reprezenta **cele 10 cifre zecimale** {0, 1, ... 9}, asemănător cu reprezentarea hexazecimală, dar se folosesc numai primele 10 combinații de biți (câte cifre sau numere zecimale există).

Acestea sunt: $0_{10} \rightarrow 0000_2$, $1_{10} \rightarrow 0001_2$, $2_{10} \rightarrow 0010_2$, $9_{10} \rightarrow 1001_2$

celelalte combinații fiind nepermise (precum 1010, ... 1111).

În formatul BCD se folosesc doar 10 combinații în loc de 16 cât ar fi posibil pe un nibble (un digit), ducând astfel la o stocare ineficientă; un alt dezavantaj este că toate calculele în format BCD sunt mai lente decât cele în binar.

În sistemele electronice care realizează prelucrări de numere, este des întâlnită **codificarea binary-coded decimal (BCD)** adică **zecimal codificat ca binar**. Aceasta este un tip de codificare a numerelor zecimale în formă binară, în care fiecare digit zecimal se reprezintă pe un număr fix de biți: **4 (forma împachetată)** sau **8 (forma despachetată)**. BCD a fost utilizat pe scară largă în trecut, dar sistemele mai noi nu au mai implementat instrucțiunile specifice (de exemplu cele cu CPU de tip ARM).

Familia de procesoare x86 are implementate încă aceste instrucțiuni, deși nu au mai fost optimizate pentru viteză. Utilizarea cea mai des întâlnită este în aplicațiile din domeniul financiar, comercial și industrial, unde sunt necesare diverse calcule.

De exemplu, într-un sistem electronic unde trebuie afișată o valoare numerică, manipularea datelor numerice este mult simplificată (versus exploatarea valorilor în binar) prin tratarea fiecărui digit ca un subcircuit electronic separat, implementat de exemplu cu afișaje de tip 7-segmente; această situație este mai apropiată de realitatea fizică sau hardware-ul sistemului.

⇒ în SC unde calculele sunt relativ simple (adunări, scăderi, etc), lucrul cu valori BCD poate simplifica mecanismul de implementare al întregului sistem (vs. conversia din zecimal în binar, efectuarea de calcule și apoi conversia înapoi în zecimal pentru afișare). Calculatorul de buzunar e un exemplu sugestiv în acest sens.

Exemplu: un inginer proiectant sau un programator va lucra cu memoria internă, cu CPU, deci va reprezenta valorile în regiștri pentru a le opera; deci intern, în interiorul SC vom lucra cu valori binare, deși utilizatorul va vedea aceste valori în zecimal; problema majoră care se pune este dacă putem simplifica modul de lucru și de implementare al sistemului, pentru a realiza cât mai puține din conversiile necesare.

Multiplele astfel de conversii din formatul extern SC (de tip Ascii) și cel intern SC (de tip binar) pot fi evitate folosind instrucțiuni BCD. Aceste instrucțiuni pot ajuta mult atunci când reprezentăm valorile pe digiți zecimali – din interiorul SC, pe un sistem care reprezintă doar valori zecimale sau doar preia valori zecimale pe care apoi intern le prelucrează.

Procesoarele Intel din familia x86 au instrucțiuni în limbaj de asamblare care suportă operații aritmetice în reprezentarea BCD, adică valorile pot fi considerate numerele cu care ne-am obișnuit noi oamenii din școala primară: pe un digit: 0...9, pe 2 digiți: 00..99, și așa mai departe.

Valorile cifrelor zecimale pot fi codificate BCD:

- **individual - fiecare cifră pe câte un octet** (forma **despachetată**)

Exemplu: nr **53h** se va scrie **0000 0101 0000 0011b**

- **împreună, câte 2 cifre pe un octet** (forma **împachetată**)

Exemplu: nr **53h** se va scrie **0101 0011b**

Aritmetica BCD: operațiile realizate în aritmetică BCD se efectuează pentru valori exprimate în forma împachetată, adică 2 digiți BCD pe un octet. Astfel, se poate realiza corecția zecimală („**Decimal adjust**”) după **adunarea**, respectiv după **scăderea** a două valori exprimate pe octet în formă BCD împachetată; operațiile corespunzătoare sunt implementate pe CPU folosind instrucțiunile **DAA** și **DAS**.

Tabelul 3-6.1. Exemplificarea operațiilor de *ajustare Zecimală*

Operația	Adunare BCD împachetat	Scădere BCD împachetat
Exemplificare	54h+ <u>19h</u> 6Dh	54h- <u>19h</u> 3Bh
După corecție	73h	35h

Aritmetica Ascii: operațiile în aritmetică Ascii se realizează pentru valori exprimate în forma despachetată, adică 1 singur digit BCD se va exprima pe un octet (doar nibble-ul c.m.p.s.). Este posibilă corecția Ascii („**Ascii adjust**”) după **adunarea**, **scăderea**, **înmulțirea** și respectiv înainte de **împărțirea** valorilor exprimate pe octet în forma BCD împachetată; operațiile corespunzătoare sunt implementate în EMU folosind instrucțiunile **AAA**, **AAS**, **AAM** și **AAD**.

Tabelul 3-6.2. Exemplificarea operațiilor de *ajustare Ascii*

Operația	Adunare BCD despachetat	Scădere BCD despachetat	Înmulțire BCD despachetat	Împărțire BCD despachetat
Exemplificare	0504h+ <u>0109h</u> 060Dh	0504h- <u>0109h</u> 03FBh	06h* <u>07h</u> 42	0208h pregătește pt împărțire
După corecție	0703h	0205h+0100h= 0305h	0402h	28 = 001Ch




Figura 3-6.1. Exemplificarea operațiilor de corecție Ascii și Zecimală

Dacă, de exemplu la scădere, realizăm operația 28h-19h, după corecția zecimală se va obține 09h, dar dacă se va scădea 18h-19h, după corecția zecimală se va obține 99h; este ca și cum ar fi avut loc un împrumut din exteriorul domeniului de reprezentare al valorii – Borrow; în loc de FFh, în zecimal avem 99.

Folosirea operațiilor de corecție Ascii:

Exemplu: Să presupunem că a fost efectuată o adunare care a dus la obținerea rezultatului 15 în zecimal care se scrie 0Fh sau 00F0h; de exemplu s-au adunat două valori ca format împachetat 9+6 și am depășit cifra BCD; ca să putem reprezenta tot cu BCD, vom folosi o operație de *corecție Ascii după adunare*, astfel:

000Fh = 15d (prin operația de corecție Ascii după adunare)-> 0105h

Exemplu: Se presupune că am preluat de la tastatură 2 valori zecimale, de exemplu am preluat tastele 1 și 5, adică vom avea ,1' și ,5' și dacă scădem din ele ,0', obținem 1 și 5 -> scrise în hexazecimal acestea vor furniza valoarea 0105h (care se va scrie pe 16 biți); pentru a forma această valoare ca numărul 15d =0Fh (adică scris pe 8 biți numărul cincisprezece), putem proceda în următorul mod: 0105h (prin operație de *ajustare Ascii înainte de împărțire*)->se obține 15 = 0Fh

adică l-am transformat într-o valoare ce se poate scrie intern pe un singur octet.

Exemplu: 0205h (prin operație de *ajustare Ascii înainte de împărțire*)-> 25 = 19h

Acest tip de prelucrări ne poate folosi atunci când preluăm valori zecimale de la tastatură și apoi vrem să le prelucrăm; de ex., l-am întrebat pe utilizator vârsta sa și vrem să o verificăm; în funcție de aceasta, îi cerem sau nu informații suplimentare

Exemplu: Invers decât în exemplele anterioare, dacă de exemplu, în funcție de datele de la angajator am calculat vârsta la care un utilizator poate intra la pensie și vrem să afișăm aceste informații pe ecran, atunci intern avem valoarea 0041h =65 și ne pregătim să apelăm o funcție de afișare care să scrie pe ecran un 6 urmat de un 5, adică vom folosi codurile Ascii ale lor, mai exact: '6', '5', fiecare scris pe câte 8 biți, ca 36h 35h.

Astfel: 0041h=65 (prin operație de *corecție Ascii după înmulțire*) -> 0605h și apoi vom aduna 3030h, obținând 3635h, adică ,65' scris pe 16 biți; nu recomand această scriere întrucât în general se comit erori la interpretarea și scrierea valorilor în memoria sistemului ca și coduri Ascii.

Operații cu numere în format BCD împachetat (2 cifre pe octet): numărul 1234, în format BCD împachetat este stocat ca 12h 34h. Deși operanzii și rezultatele obținute după realizarea operației (adunare, scădere, înmulțire, împărțire) sunt stocate în regiștrii în format hexazecimal, valorile și operarea trebuie văzute în format zecimal.

39h+ 39+ <u>58h</u> <u>58</u> 91h -> 97 (obținut prin adunarea lui 6)	16h+ 16+ <u>45h</u> <u>45</u> 5Bh -> 61 (obținut prin adunarea lui 6)	73h+ 73+ <u>41h</u> <u>41</u> B4h -> 14 (obținut prin adunarea lui 60), CF=1
--	--	---

În loc de 91h, în format BCD împachetat trebuie obținut 97 (cât este suma în zecimal a valorilor văzute în zecimal); analog, în loc de 5Bh trebuie obținut 61, iar în loc de B4h trebuie obținut 114 (corect dacă se ține cont de CF=1).

Operații cu numere în format BCD despachetat (o cifră pe octet): numărul 1234, în format BCD despachetat este stocat ca 01h 02h 03h 04h, dar se aplică aceleași reguli la realizarea operațiilor, asemănător cazului BCD împachetat.

3.6.1. Instrucțiunea DAA

Instrucțiunea **DAA** (**D**ecimal **A**djust **AL** **a**fter **B**CD **A**ddition) ajustează conținutul registrului AL (conținut presupus a fi obținut în urma unei instrucțiuni **ADD** asupra a 2 valori BCD împachetate, deci fiecare scrise cu 2 digiți) pentru a produce un rezultat corect (legal) în format BCD împachetat.

Instrucțiunea nu are operanzi expliciti; se folosește registrul AL atât ca operand sursă (din AL se ia valoarea asupra căreia se aplică acea corecție zecimală) cât și ca operand destinație (tot în AL se depune rezultatul obținut).

DAA ; dacă $AL_{3..0} > 9$ sau $AF = 1 \rightarrow AL = AL + 6h$ și $AF = 1$, altfel $\rightarrow AF = 0$
 ; dacă $AL_{7..4} > 9$ sau $CF = 1 \rightarrow AL = AL + 60h$ și $CF = 1$, altfel $\rightarrow CF = 0$




Figura 3-6.1. Ilustrarea modului de operare al instrucțiunii **DAA**

Observații:

- Instrucțiunea DAA nu are operanzi expliciti, lucrează implicit cu registrul AL;
- Această instrucțiune setează flagurile CF și AF dacă la ajustare a apărut un transport zecimal la vreunul din digiții rezultatului; flagurile SF, ZF, PF se setează în funcție de rezultat; flagul OF nu este definit;
- Această instrucțiune nu este validă în modul de lucru pe 64 biți.

3.6.2. Instrucțiunea DAS

Instrucțiunea **DAS** (**D**ecimal **A**djust **AL** after **S**ubtraction) ajustează conținutul registrului AL (conținut presupus a fi obținut în urma unei instrucțiuni **SUB** între **2 valori BCD împachetate**, deci fiecare scrise cu 2 digiți) pentru a produce un rezultat corect în format BCD împachetat. Instrucțiunea nu are operanzi expliciti; se folosește registrul AL atât ca operand sursă (din AL se ia valoarea asupra căreia se aplică acea corecție zecimală) cât și ca operand destinație (tot în AL se depune rezultatul obținut).

DAS ; dacă $AL_{3..0} > 9$ sau $AF = 1 \rightarrow AL = AL - 6h$ și $AF = 1$, altfel $\rightarrow AF = 0$
 ; dacă $AL_{7..4} > 9$ sau $CF = 1 \rightarrow AL = AL - 60h$ și $CF = 1$, altfel $\rightarrow CF = 0$




Figura 3-6.2. Ilustrarea modului de operare al instrucțiunii DAS

Observații:

- Instrucțiunea DAS nu are operanzi expliciti, lucrează implicit cu registrul AL;
- Această instrucțiune setează flagurile CF și AF dacă la ajustare a apărut un transport ca împrumut zecimal la vreunul din digiții rezultatului; flagurile SF, ZF, PF se setează în funcție de rezultat; flagul OF nu este definit;
- Această instrucțiune nu este validă în modul de lucru pe 64 biți.

3.6.3. Instrucțiunea AAA

Instrucțiunea **AAA** (**ASCII Adjust AL after Addition**) ajustează conținutul registrului AL (conținut presupus a fi obținut în urma unei instrucțiuni **ADD** asupra a 2 valori **BCD despachetate**, deci fiecare scrise cu 1 digit, pe octet) pentru a produce un rezultat corect în format BCD despachetat. Instrucțiunea nu are operanzi expliciti; se folosește registrul AL atât ca operand sursă (din AL se ia valoarea asupra căreia se aplică acea corecție ASCII) cât și ca operand destinație (tot în AL se depune rezultatul obținut). Dacă adunarea produce transport (carry), atunci registrul AH este incrementat cu 1 și flagurile CF și AF sunt setate. Dacă nu apare un astfel de transport, CF=AF=0 și AH rămâne neschimbat. Biții 7...4 ai registrului AL sunt întotdeauna în 0, indiferent de caz.

AAA ; dacă $AL_{3..0} > 9$ sau $AF = 1 \rightarrow AH=AH+1, AL=(AL+6h)\&0Fh$ și $AF=1, CF=1$, altfel $\rightarrow AF=0, CF=0$




Figura 3-6.3. Ilustrarea modului de operare al instrucțiunii AAA

Observații:

- Instrucțiunea AAA nu are operanzi expliciti, lucrează implicit cu registrul AL, dar poate afecta și registrul AH (dacă apare depășire la corecție);
- Această instrucțiune setează *flagurile* CF și AF dacă la ajustare a apărut transport zecimal; altfel, sunt puse în 0. Flagurile SF, ZF, PF, OF sunt *nedefinite*;
- Această instrucțiune nu este validă în modul de lucru pe 64 biți.

3.6.4. Instrucțiunea AAS

Instrucțiunea **AAS** (**ASCII Adjust AL after Subtraction**) ajustează conținutul registrului AL (conținut presupus a fi obținut în urma unei instrucțiuni **SUB** între 2 valori BCD despachetate, deci fiecare scrise cu 1 digit, pe octet) pentru a produce un rezultat corect în format BCD despachetat. Instrucțiunea nu are operanzi expliciti; se folosește registrul AL atât ca operand sursă (din AL se ia valoarea asupra căreia se aplică acea corecție ASCII) cât și ca operand destinație (tot în AL se depune rezultatul obținut).

Dacă scăderea a necesitat un împrumut (carry ca borrow), atunci registrul AH este decrementat cu 1 și flagurile CF și AF sunt setate. Dacă nu apare un astfel de transport, CF=AF=0 și AH rămâne neschimbat. Biții 7...4 ai registrului AL sunt întotdeauna în 0, indiferent de caz.

AAA ; dacă $AL_{3...0} > 9$ sau $AF = 1 \rightarrow AH=AH+1, AL=(AL+6h)\&0Fh$ și $AF=1, CF=1$, altfel $\rightarrow AF=0, CF=0$




Figura 3-6.4. Ilustrarea modului de operare al instrucțiunii AAS

Observații:

- Instrucțiunea AAS nu are operanzi expliciti, lucrează implicit cu registrul AL, dar poate afecta și registrul AH (dacă apare depășire la corecție);
- Această instrucțiune setează flagurile CF și AF dacă la ajustare a apărut transport (împrumut) zecimal; altfel, aceste flaguri sunt puse în 0. Flagurile SF, ZF, PF, OF sunt nedefinite;
- Această instrucțiune nu este validă în modul de lucru pe 64 biți.

3.6.5. Instrucțiunea AAM

Instrucțiunea **AAM** (**ASCII Adjust AX after Multiply**) ajustează conținutul registrului AX (conținut presupus a fi obținut în urma unei instrucțiuni **MUL** între **2 valori BCD despachetate**, deci fiecare scrise cu 1 digit, pe octet) pentru a produce un rezultat corect în format BCD despachetat, scris pe 2 octeți, în AX.

Instrucțiunea nu are operanzi expliciți în forma inițială, dar ulterior s-a adăugat forma generalizată cu operand valoare imediată pe 8 biți; această valoare imediată se folosește pentru a specifica baza în care se dorește exprimarea rezultatului după corecție (baza 10 sau 0Ah uzual pentru BCD, 08h pentru octal, etc).

Se folosește registrul AX atât ca operand sursă (din AX se ia valoarea asupra căreia se aplică acea corecție ASCII) cât și ca operand destinație (tot în AX se depune rezultatul obținut).

AAM [sursă] ; AH = (AX) / 10, AL = (AX) MOD 10
AAM {immediat8}




Figura 3-6.5. Ilustrarea modului de operare al instrucțiunii **AAM**

Observații:

- Instrucțiunea AAM în mod uzual nu are operanzi expliciți, deoarece lucrează implicit cu registrul AX, dar poate avea un operand explicit ca valoare imediată pe 8 biți, operand care va specifica baza în care se dorește exprimarea rezultatului după aplicarea corecției;
- Instrucțiunea setează *flagurile* SF, ZF, PF în funcție de rezultatul obținut, dar flagurile OF, CF și AF sunt *nedefinite*;
- Această instrucțiune nu este validă în modul de lucru pe 64 biți.

3.6.6. Instrucțiunea AAD

Instrucțiunea **AAD** (**A**SCII **A**djust **A**X before **D**ivision) ajustează conținutul registrului AX (conținut presupus a fi obținut înaintea unei instrucțiuni **DIV**, deci cele **2 valori BCD despachetate** din AX) astfel încât o operație **DIV** asupra rezultatului corecției să conducă la o valoare **BCD despachetată** corectă.

Această instrucțiune trebuie să preceadă o instrucțiune **DIV** care va realiza împărțirea rezultatului corecției (din AX) la o valoare **BCD despachetată**. Instrucțiunea nu are operanzi expliciti în forma inițială, dar ulterior s-a adăugat forma generalizată cu operand valoare imediată pe 8 biți; această valoare imediată se folosește pentru a specifica baza în care se dorește exprimarea rezultatului după corecție (baza 10 sau 0Ah uzual pentru BCD, 08h pentru octal, etc).

Se folosește registrul AX atât ca operand sursă (din AX se ia valoarea asupra căreia se aplică acea corecție ASCII) cât și ca operand destinație (tot în AX se depune rezultatul obținut).

AAD [sursă] ; AH = 0, AL = AH*10 + AL
AAD {imediat8}



Figura 3-6.6. Ilustrarea modului de operare al instrucțiunii **AAD**

Observații:

- Instrucțiunea **AAD** în mod uzual nu are operanzi expliciti, deoarece lucrează implicit cu registrul AX, dar poate avea un operand explicit ca valoare imediată pe 8 biți, operand care va specifica baza în care se dorește exprimarea rezultatului după aplicarea corecției;
- Instrucțiunea setează *flagurile* SF, ZF, PF în funcție de rezultatul obținut, dar flagurile OF, CF și AF sunt *nedefinite*;
- Această instrucțiune nu este validă în modul de lucru pe 64 biți.

3.6.7. Exemple

Exemple de instrucțiuni ilegale:

daa BL ; sintaxa eronată, DAA nu are operanzi expliciți
 das BX ; sintaxa eronată, DAS nu are operanzi expliciți
 aaa ECX ; sintaxa eronată, AAA nu are operanzi expliciți
 aas DX ; sintaxa eronată, AAS nu are operanzi expliciți
 aam BL ; sintaxa eronată, AAM suportă operand explicit doar ca valoare imediată pe 8 biți
 aad EBX ; sintaxa eronată, AAD suportă operand explicit doar ca valoare imediată pe 8 biți

Exemple de instrucțiuni legale:

Exemplul 3-6.1 Adunarea valorilor 35 și 58, reprezentate prin octeții 35h și 58h în BCD împachetat: mov AL, 35h ; AL=35h
 mov AH, 58h ; AH=58h
 add AL, AH ; **AL=8Dh**, care este incorect ca rezultat BCD, Dh>9
 daa ; corecția 8Dh+6=93h la rezultat: **AL=93h** (suma BCD a valorilor), iar **CF=0**, ceea ce
 ; se interpretează ca 35+58=93

Exemplul 3-6.2 Adunarea valorilor 88 și 49, reprezentate prin octeții 88h și 49h în BCD împachetat:
 mov AL, 88h ; AL=88h
 mov AH, 49h ; AH=49h
 add AL, AH ; **AL=D1h**, care e incorect ca rezultat BCD, Dh>9; în plus, AF=1
 daa ; deoarece AF=1, se corectează D1h+6h=D7h și apoi se trece la corecția D7h+60h=37h la rezultat:
 ; **AL=37h** iar **CF=1** și se va interpreta ca 1*100 +37 =137 (corect ca BCD), s-a adunat 88+49=137

Exemplul 3-6.3 Adunarea valorilor 58 și 31, reprezentate prin octeții 58h și 31h în BCD împachetat: mov AL, 58h ; AL=58h
 mov AH, 31h ; AH=31h
 add AL, AH ; **AL=89h**, care este corect ca rezultat BCD, 58+31=89
 daa ; corecția nu va avea sens, **AL=89h**

Exemplul 3-6.4 Scăderea valorilor 57 și 29, reprezentate prin octeții 57h și 29h în BCD împachetat:

mov AL, 57h ; AL=57h
 mov AH, 29h ; AH=29h
 sub AL, AH ; **AL= 2Eh**, care este incorect ca rezultat BCD, Eh>9-> 2Eh-6
 das ; face corecția la rezultatul **AL=28h** (diferența BCD), **CF=0**, 57-29=28

Exemplul 3-6.5 Scăderea valorilor 57 și 76, reprezentate prin octeții 57h și 76h în BCD împachetat:

mov AL, 57h ; AL=57h
 mov AH, 76h ; AH=76h
 sub AL, AH ; **AL= E1h**, care este incorect ca rezultat BCD, Eh>9-> E1h-60h
 das ; face corecția la rezultatul **AL=81h** (diferența BCD), **CF=1** și se interpretează ca în
 ; clasele primare: am împrumutat 10 dinafară (de la cifra de rang următor):
 ; se interpretează ca 57-76=81 (cu împrumut de la 100)

Exemplul 3-6.7 Scăderea valorilor 57 și 78, reprezentate prin octeții 57h și 78h în BCD împachetat:

mov AL, 57h ; AL=57h
 mov AH, 78h ; AH=78h
 sub AL, AH ; **AL= DFh**, care este incorect ca rezultat BCD, Fh>9-> DFh-6h
 das ; face corecția la rezultatul **AL=D9h** (diferența BCD), iar apoi
 ; corectează Dh>9 cu D9h-60h; rezultă **AL=79h** și **CF=1** și se
 ; interpretează ca în clasele primare: am împrumutat 10 dinafară (de la cifra de rang următor)
 ; se interpretează ca 57-78=79 (cu împrumut de la 100)

Exemplul 3-6.8 Adunarea valorilor 24 și 49, reprezentate prin 0204h și 0409h în BCD despachetat:

mov AX, 0204h ; AX=0204h
 mov BX, 0409h ; BX=0409h
 add AX, BX ; AX=060Dh, care este incorect ca rezultat BCD
 aaa ; corectează 060Dh+F06h=0703h la val. AX=0703h (suma BCD): _2_4 + _4_9 = _7_3

Exemplul 3-6.9 Adunarea valorilor 24 și 94, reprezentate prin 0204h și 0904h în BCD despachetat:

```

mov AX, 0204h      ; AX=0204h
mov BX, 0904h      ; BX=0904h
add AX, BX          ; AX=0B08h, care este corect dpdv al instrucțiunii aaa (se verifică doar AL) ca rezultat BCD,
                    ; deci nu corectează nimic
aaa                ; AX=0B08h

```

Exemplul 3-6.10 Scăderea valorilor 44 și 28, reprezentate prin 0404h și 0208h în BCD despachetat:

```

mov AX, 0404h      ; AX=0404h
mov BX, 0208h      ; BX=0208h
sub AX, BX          ; AX= 010Ch, care este incorect ca rezultat BCD
aas                ; face corecția la rezultatul AX=0106h (diferența BCD): 44-28=16

```

Exemplul 3-6.11 Scăderea valorilor 44 și 82, reprezentate prin 0404h și 0802h în BCD despachetat:

```

mov AX, 0404h      ; AX=0404h
mov BX, 0802h      ; BX=0802h
sub AX, BX          ; AX= FC02h, care este corect dpdv al instrucțiunii aaa (se verifică doar AL) ca rezultat BCD,
aas                ; deci nu corectează nimic AX= FC02h, deci _ 4 - _ 2 = _ 2

```

Exemplul 3-6.12

```

mov AL,6           ; AL=06h
mov BL,7           ; BL=07h
mul BL             ; AX=AL*BL=42 => AX = 2Ah
aam               ; AX = 0402h, 6*7=42

```

Exemplul 3-6.13

```

mov AX, 0208h      ; AX=0208h în BCD, adică 20+8=28
aad                ; după corecție AL=1Ch, iar AH=0h;
                    ; deci AX=001Ch=28, ca și cum pe 28 l-ar pregăti pentru o următoare operație în binar (o împărțire)

```

Capitolul 4. Instrucțiuni pe biți

Aceste instrucțiuni consideră operanzii ca simple șiruri de biți, aplicând o funcție logică tuturor *biților* din reprezentarea numărului, în general fiecare bit fiind considerat independent de ceilalți (nu există *transport* între pozițiile binare).

La acest tip de instrucțiuni, cum nu există transport între biți, rolul flagului AF poate fi alterat.

Instrucțiunile logice (cu excepția NOT) resetează flagurile CF și OF.

1. **logice:** **NOT, AND, OR, XOR**
2. **de testare/comparare:** **TEST, BT, BT[S/R/C], BS[F/R], SETcc**
3. **de deplasare (shift):** **SHL/SAL, SHR, SAR, SHLD, SHRD**
4. **de rotire (rotate):** **ROL, ROR, RCL, RCR**

5. **alte instrucțiuni pe 32 biți:** **ADCX, ADOX, POPCNT, LZCNT, TZCNT,
ANDN, BEXTR, BLSI, BLSR, BLSMSK,
BZHI, MULX, PDEP, PEXT,
RORX, SARX, SHLX, SHRX**

Instrucțiunile care se execută la nivel de biți au în general 2 operanzi, iar rezultatul operației e depus în primul dintre ei (în general se numește operand destinație). Ca operanzi nu se admit regiștri segment, nici IP sau FLAGS.

Instrucțiunile logice NOT, AND, OR, XOR au fost suportate încă de la **8086**↑, acestea fiind folosite la execuția software (în logică booleană) a operațiilor corespunzătoare din circuitele logice.

4.1. Instrucțiuni logice

Există **4 operații logice** majore pe biți: **NOT**, **AND**, **OR** și **XOR**, iar Tabelul 5-1.1 furnizează tabelele de adevăr corespunzătoare. Operațiile logice se realizează asupra șirurilor de biți, deci se va aplica o funcție logică fiecărui bit în parte (din reprezentarea numărului), la acest tip de instrucțiuni neexistând transport.

Tabelul 4-1.1. Reguli de obținere a valorilor la diferite operații logice efectuate în binar

NOT a unei cifre binare

NOT	0	1
	1	0

AND între 2 cifre binare

AND	0	1
0	0	0
1	0	1

OR între 2 cifre binare

OR	0	1
0	0	1
1	1	1

XOR între 2 cifre binare

XOR	0	1
0	0	1
1	1	0

Operațiile **AND** și **OR** se utilizează în special atunci când se dorește **mascarea** anumitor biți (se folosesc biți de **0**, respectiv de **1** pentru mască), în timp ce instrucțiunea **XOR** se folosește atunci când se dorește **complementarea** anumitor biți.

Tabelul 5-1.2. Mascarea biților folosind operațiile AND, OR și XOR

AND

xxxx xxxx operand

0000 1111 masca

0000 xxxx rezultat

OR

xxxx xxxx operand

0000 1111 masca

xxxx **1111** rezultat

XOR

xxxx xxxx operand

0000 1111 masca

xxxx **xxxx** rezultat

4.1.1. Instrucțiunea NOT

Instrucțiunea **NOT** (*One's Complement Negation*) realizează o negare logică (fiecare valoare de 1 va deveni 0 și fiecare valoare de 0 va deveni 1) aplicată bit cu bit la valoarea care constituie operand; instrucțiunea NOT neagă toți biții operandului destinație prin calcularea complementului față de 1 al acestuia (rezultatul se va depune tot în operandul specificat în instrucțiune).

NOT destinație

NOT {reg_{8,16,32,64} | mem_{8,16,32,64}}

; realizează operația logică NOT asupra fiecărui bit din operandul destinație

; (echivalent cu complement față de 1)



Figura 5-1.1. Ilustrarea modului de operare al instrucțiunii **NOT**

Observații:

- Instrucțiunea NOT are un singur operand explicit care poate fi registru sau memorie;
- Nu se folosesc ca operand regiștrii segment, nici [-/E/R] IP sau [-/E/R] FLAGS;
- Nici valorile imediate nu sunt acceptate ca operand;
- Această instrucțiune *nu afectează flagurile*.

4.1.2. Instrucțiunea AND

Instrucțiunea **AND** (**Logical AND** - Și logic bit cu bit) efectuează operația logică AND (în română SI logic) între operandii *sursă* și *destinație*. Un bit din reprezentare va fi setat (pus în 1) doar dacă biții corespunzători din *sursă* și *destinație* sunt ambii 1; altfel, bitul va fi resetat (pus în 0). Rezultatul se depune în operandul *destinație*, iar valoarea din operandul *sursă* nu este afectată.

AND destinație, sursă ; realizează operația logică AND asupra fiecărei perechi de biți din cei 2 operanzi
 AND {reg_{8,16,32,64} | mem_{8,16,32,64}}, {reg_{8,16,32,64} | mem_{8,16,32,64} | imed_{8,16,32}}



Figura 4-1.2. Ilustrarea modului de operare al instrucțiunii **AND**

Observații:

- Instrucțiunea AND *modifică* flagurile aritmetice SF, ZF, PF conform rezultatului operației,
 - dar flagurile OF și CF sunt zero, OF=CF=0, iar AF este *nedefinit*;
- Operandii trebuie să aibă dimensiuni identice;
- Este interzis ca ambii operanzi să fie locații de memorie;
- Operandii pot fi atât numere fără semn cât și numere cu semn, dar aici nu se va interpreta valoarea respectivă decât ca o înșiruire de biți;
- La folosirea regiștrilor pe 64 biți, valoarea imediată e pe 8 sau 32 biți și e extinsă cu semn la dimensiunea impusă de operandul destinație.

4.1.3. Instrucțiunea OR

Instrucțiunea **OR** (**Logical Inclusive OR**) efectuează operația logică OR (în română SAU logic) între operanzii *sursă* și *destinație*. Un bit din reprezentare va fi resetat (pus în 0) doar dacă biții corespunzători din *sursă* și *destinație* sunt ambii 0; altfel, bitul va fi setat (pus în 1). Rezultatul se depune în operandul *destinație*, iar valoarea din operandul *sursă* nu este afectată.

OR *destinație, sursă* ; realizează operația logică OR asupra fiecărei perechi de biți din cei 2 operanzi
OR {reg_{8,16,32,64} | mem_{8,16,32,64}}, {reg_{8,16,32,64} | mem_{8,16,32,64} | imed_{8,16,32}}




Figura 4-1.3. Ilustrarea modului de operare al instrucțiunii **OR**

Observații: (ca la AND)

- Instrucțiunea OR modifică flagurile aritmetice SF, ZF, PF conform rezultatului operației,
 - dar flagurile OF și CF sunt OF=CF=0, iar AF este *nedefinit*;
- Operanzii trebuie să aibă dimensiuni egale;
- Este interzis ca ambii operanzi să fie locații de memorie;
- Operanzii pot fi atât numere fără semn cât și numere cu semn, dar aici nu se va interpreta valoarea respectivă decât ca o înșiruire de biți;
- La folosirea regiștrilor pe 64 biți, valoarea imediată e pe 8 sau 32 biți și e extinsă cu semn la dimensiunea impusă de celălalt operand, cel destinație.

4.1.4. Instrucțiunea XOR

Instrucțiunea **XOR (Logical Exclusive OR)** efectuează operația logică XOR (în română SAU-exclusiv logic bit cu bit) între operanzii *sursă* și *destinație*. Un bit din reprezentare va fi setat (pus în 1) doar dacă biții corespunzători din *sursă* și *destinație* sunt diferiți; altfel, bitul va fi resetat (pus în 0). Rezultatul se depune în operandul *destinație*, iar valoarea din operandul *sursă* nu este afectată.

XOR destinație, sursă ; realizează operația logică XOR asupra fiecărei perechi de biți din cei 2 operanzi
 XOR {reg_{8,16,32,64} | mem_{8,16,32,64}}, {reg_{8,16,32,64} | mem_{8,16,32,64} | imed_{8,16,32}}



Figura 4-1.4. Ilustrarea modului de operare al instrucțiunii XOR

Observații: (ca la AND)

- Instrucțiunea XOR *modifică* *flagurile aritmetice* SF, ZF, PF conform rezultatului operației,
 - *flagurile OF și CF* sunt OF=CF=0, iar AF este *nedefinit*;
- Operanzii trebuie să aibă dimensiuni egale;
- Este interzis ca ambii operanzi să fie *locații de memorie*;
- Operanzii pot fi atât *numere fără semn* cât și *numere cu semn*, dar aici nu se va interpreta valoarea respectivă decât ca o înșiruire de biți;
- La folosirea *regiștrilor pe 64 biți*, valoarea *imediată* e pe 8 sau 32 biți și e *extinsă cu semn* la dimensiunea *impusă de celălalt operand*, cel *destinație*.

4.1.5. Exemple

Exemple de instrucțiuni ilegale:

not BL, AL ; sintaxa eronată, NOT are un singur operand
 not DS ; nu se acceptă operand registru segment
 and BX, AL ; dimensiunea operanzilor trebuie să fie aceeași
 and a, [BX] ; operanzii să nu fie ambii din memorie
 and DS, AX ; regiștri segment nu pot fi operanzii (nici IP sau FLAGS)
 or DX,BL ; dimensiunea operanzilor trebuie să fie aceeași
 or [EBX], b ; operanzii să nu fie ambii din memorie
 or DS, BX ; regiștri segment nu pot fi operanzii (nici IP sau FLAGS)
 xor EDX, BX ; dimensiunea operanzilor trebuie să fie aceeași
 xor [EBX], [EDX] ; operanzii să nu fie ambii din memorie
 xor DS, BX ; regiștri segment nu pot fi operanzii (nici IP sau FLAGS)

Exemple de instrucțiuni legale:

Exemplul 4-1.1 Presupunând EAX=12345678h, EBX=0FFFF000h, operațiile logice pot fi realizate la mai multe dimensiuni ale operanzilor:

mov EAX, 1234 5678h	; EAX=	12345678h=0001 0010 0011 0100 0101 0110 0111 1000b
mov EBX, 0FFFF000Fh	; EBX=0FFFF000Fh=	<u>1111 1111 1111 1111 0000 0000 0000 1111b</u>
and EAX, EBX	; EAX = 1234 0008h=	0001 0010 0011 0100 0000 0000 0000 1000b
or EAX, EBX	; EAX=0FFFF567Fh=	1111 1111 1111 1111 0101 0110 0111 1111b
and AX,BX	; AX=	0008h= 0000 0000 0000 1000b
or AX,BX	; AX=	567Fh= 0101 0110 0111 1000b
and AH,BL	; AH=	06h = 0000 0110 b
or AL,69h	; AL=	79h = 0111 1001b
and AL,69h	; AL=	68h = 0110 1000b

Exemplul 4-1.2 Obținerea cifrei zecimale din codul ei Ascii:

```
mov AL, 31h
and AL, 0Fh           ; mască în 0 pe biții 7...4 => AL = 01h
```

Exemplul 4-1.3 Obținerea codurilor Ascii ale unui nr de 2 cifre zecimale:

```
mov AL, 3
mov BL, 6
mul BL                ; AX = AL * BL = 3*6=18
aam                  ; instrucțiunea AAM obține cele 2 cifre în regiștrii AH și AL: AH=01h, AL=08h
or AX, 3030h         ; se ajustează rezultatul pt obținerea valorilor Ascii => AX=3138h
```

Exemplul 4-1.4 Obținerea opusului unui număr, dar fără a folosi instrucțiunea neg.

```
mov AX, 1234h        ; AX= 1234h =0001 0010 0011 0100b
not AX                ; AX=EDCBh=1110 1101 1100 1011b – s-a obținut complementul față de 1 al nr. 4660=1234h,
                    ; adică numărul 0EDCBh=-4661
add AX, 1             ; AX= EDCCh = -4660, adică s-a obținut complementul față de 2 al nr 4660
```

Exemplul 4-1.5 Obținerea numărului dat de biții 8...5 în registrul AX.

```
mov AX, 1324h        ; AX=1234h=0001.0011.0010.0100b
and AX, 0000000111100000b ; AX = 0000.0001.0010.0000b – s-au reținut doar biții 8...5
mov BL, 32           ; pt a aduce numărul pe biții 3...0, îl vom împărți cu 32
div BL               ; AX = 0000.0000.0000.1001b = 0009h
```

Exemplul 4-1.6 Obținerea numărului dat de biții 8...5 în registrul AX în poziția biților 15...12.

```
mov AX, 1324h        ; AX=1234h=0001.0011.0010.0100b
and AX, 0000000111100000b ; AX = 0000.0001.0010.0000b – s-au reținut doar biții 8...5
mov BX, 128          ; pt a aduce numărul pe biții 15...12, îl vom înmulți cu 27
mul BX               ; AX =1001.0000.0000.0000b = 9000h
```

4.2. Instrucțiuni de testare pe biți

Încă de la 8086↑ a fost suportată instrucțiunea **TEST** pentru testarea anumitor biți de 1 dintr-un operand pe 8 sau 16 biți.

Ulterior, de la 80386↑ au fost adăugate mai multe instrucțiuni de testare a biților, inclusiv cu posibilitate de testare și modificare a unui singur bit: **BT**, **BTS**, **BTR**, **BTC**, **BSF**, **BSR**, **SETcc**; în plus, dimensiunea operandilor a fost extinsă la 32 biți.

Instrucțiunea **TEST** și instrucțiunea **SETcc** pot fi folosite pentru a modifica sensul de curgere al programului, în funcție de starea flagurilor din [-/E/R] FLAGS. Instrucțiunea **TEST** este urmată în general de o instrucțiune de salt condiționat (Jcc).

Instrucțiunea **BT** (**Bit Test**) nu afectează destinația; aceasta doar testează și setează/ resetează apoi CF după cum e cazul.

Instrucțiunile **BTS** (**Bit Test and Set**), **BTR** (**Bit Test and Reset**) și **BTC** (**Bit Test and Complement**) sunt asemănătoare cu **BT**, dar mai realizează în plus, după setarea CF: setarea, resetarea, respectiv complementarea valorii bitului testat din operandul destinație, deci aceste instrucțiuni modifică destinația.

La aceste instrucțiuni, operandii nu trebuie să aibă dimensiuni egale, întrucât au semnificație diferită.

Unele dintre instrucțiunile tratate aici au fost îmbunătățite pe procesoarele mai noi, prin implementarea instrucțiunilor din categoria „alte instrucțiuni pe 32 biți”.

Dintre acestea, cele mai apropiate de instrucțiunile din această categorie sunt: **LZCNT**, **TZCNT**, **BLSI**, **BLSR**, **BEXTR**, **BLSMSK**, **BZHI**.

4.2.1. Instrucțiunea TEST

Instrucțiunea **TEST (Logical Compare)** realizează o operație AND fictivă între operandul sursă1 și operandul sursă2, iar rezultatul nu se va reflecta în destinație. Afectează SF, ZF, PF la fel ca instrucțiunea AND.

Această instrucțiune poate fi folosită pt a testa biții de 1 dintr-un operand (dacă primul bit e bit de 1 sau nu, dacă nu există biți de 1, dacă e un nr. impar de biți de 1). Testul se poate realiza asupra tuturor biților operandului sau doar asupra unui subset al lor (în funcție de mască).

TEST sursă1, sursă2 ; (sursă1) AND (sursă2) → [-/E/R] FLAGS_{P,S,Z}
 TEST {reg_{8,16,32,64}|mem_{8,16,32,64}}, {reg_{8,16,32,64}|data imediată_{8,16,32}}




Figura 4-2.1. Ilustrarea modului de operare al instrucțiunii TEST

Observații:

- Instrucțiunea TEST *modifică* flagurile aritmetice SF, ZF, PF conform rezultatului operației AND fictive (rezultatul operației e depus într-un registru temporar), dar flagurile OF și CF *sunt zero*, OF=CF=0, iar AF este *nedefinit*;
- Operanzii trebuie să aibă dimensiuni egale; aceștia pot fi atât numere fără semn cât și numere cu semn, dar aici nu se va interpreta valoarea respectivă decât ca o înșiruire de biți;
- La folosirea regiștrilor pe 64 biți, valoarea imediată e pe 8 sau 32 biți și e extinsă cu semn la dimensiunea impusă de celălalt operand, cel destinație.

4.2.2. Instrucțiunea BT

Instrucțiunea **BT (Bit Test)** testează un singur bit din operandul destinație: cel specificat de operandul index. Acest bit este stocat în CF.

BT destinație, index

BT { reg_{16,32,64} | mem_{16,32,64} }, { reg_{16,32,64} | imed₈ }

; dacă (destinație [index]) = 1 → CF=1

altfel → CF=0




Figura 4-2.2. Ilustrarea modului de operare al instrucțiunii **BT**

Observații:

- Instrucțiunea BT determină încărcarea în CF a bitului supus testării, flagul ZF *nefiind afectat* de această operație;
 - flagurile OF, SF, AF, PF sunt *nedefinite*;
- Operanzii nu trebuie să aibă dimensiuni egale (au semnificație diferită);
- Instrucțiunea BT nu afectează destinația, ci doar flagul CF.

4.2.3. Instrucțiunea BTS

Instrucțiunea **BTS (Bit Test and Set)** testează un singur bit din operandul destinație: cel specificat de operandul index. Acest bit este stocat în CF și apoi bitul respectiv din destinație este setat (pus în 1).

BTS destinație, index

BTS {reg_{16,32,64} | mem_{16,32,64}}, {reg_{16,32,64} | imed₈}

; dacă (destinație [index]) = 1 → CF=1
 altfel → (destinație [index]) = 1 și CF=0




Figura 4-2.3. Ilustrarea modului de operare al instrucțiunii **BTS**

Observații:

- Instrucțiunea **BTS** determină încărcarea în CF a bitului supus testării, flagul **ZF** *nefiind afectat* de această operație;
 - **OF**, **SF**, **AF**, **PF** sunt *nedefinite*;
- Operanzii nu trebuie să aibă dimensiuni egale (au semnificație diferită);
- Instrucțiunea **BTS** poate afecta destinația, deoarece bitul respectiv se va pune pe 1 (destinație[index]=1);
 - valoarea care se va regăsi în flagul CF va fi cea dinaintea acestei setări.

4.2.4. Instrucțiunea BTR

Instrucțiunea **BTR** (*Bit Test and Reset*) testează un singur bit din operandul destinație: cel specificat de operandul index. Acest bit este stocat în CF și apoi bitul respectiv din destinație este resetat (pus în 0).

BTR destinație, index

BTR { reg_{16,32,64} | mem_{16,32,64} }, { reg_{16,32,64} | imed₈ }

; dacă (destinație [index]) = 0 → CF=0
 altfel → (destinație [index]) = 0 și CF=1




Figura 4-2.4. Ilustrarea modului de operare al instrucțiunii **BTR**

Observații:

- Instrucțiunea BTR determină încărcarea în CF a bitului supus testării, flagul ZF *nefiind afectat* de această operație;
 - OF, SF, AF, PF sunt *nedefinite*;
- Operanzii nu trebuie să aibă dimensiuni egale (au semnificație diferită);
- Instrucțiunea BTR poate afecta destinația, deoarece bitul respectiv se va pune pe 0 (destinație[index]=0);
 - valoarea care se va regăsi în flagul CF va fi cea dinaintea de această resetare.

4.2.5. Instrucțiunea BTC

Instrucțiunea **BTC (Bit Test and Complement)** testează un singur bit din operandul destinație: cel specificat de operandul index. Acest bit este stocat în CF și apoi bitul respectiv din destinație este setat (pus în 1).

BTS destinație, index

BTS { *reg*_{16,32,64} | *mem*_{16,32,64} }, { *reg*_{16,32,64} | *imed*₈ }

; dacă (*destinație* [*index*]) = 1 → CF=1
 altfel → (*destinație* [*index*]) = 1 și CF=0




Figura 4-2.5. Ilustrarea modului de operare al instrucțiunii BTC

Observații:

- Instrucțiunea BTC determină încărcarea în CF a bitului supus testării, flagul ZF *nefiind afectat* de această operație;
 - OF, SF, AF, PF sunt *nedefinite*;
- Operandii nu trebuie să aibă dimensiuni egale (au semnificație diferită);
- Instrucțiunea BTC afectează destinația, deoarece bitul respectiv se va complementa; se realizează de fapt operația: (*destinație*[*index*]) = **not** (*destinație*[*index*]);
 - valoarea care se va regăsi în flagul CF va fi cea dinaintea de această complementare.

4.2.6. Instrucțiunea BSF

Instrucțiunea **BSF (Bit Scan Forward)** parcurge pe biți operandul sursă înspre MSb ← de la bitul LSb (bit0) și scrie în *operandul destinație* poziția primului bit nenul întâlnit. Dacă operandul sursă este nul (și deci nu se găsește nici un bit de 1), atunci ZF=1, iar destinația este nedefinită.

BSF destinație, sursă ; caută în sens " ← " (sursă [primul indice]) = 1 → (destinație) = indice și ZF=0
 BSF { reg_{16,32,64} }, { reg_{16,32,64} | mem_{16,32,64} } altfel, dacă nu găsește → (destinație) = nedefinit și ZF=1



Figura 4-2.6. Ilustrarea modului de operare al instrucțiunii BSF

Observații:

- Instrucțiunea BSF determină încărcarea în operandul destinație a poziției bitului cel mai puțin semnificativ găsit de valoare 1 în sursă. Dacă s-a găsit un astfel de bit, ZF=0; altfel, ZF=1 și destinația va fi nedefinită;
 - flagurile CF, OF, SF, AF și PF sunt *nedefinite*;
- Operanzii trebuie să aibă dimensiuni egale;
- Instrucțiunea BSF nu modifică sursa.

4.2.7. Instrucțiunea BSR

Instrucțiunea **BSR (Bit Scan Reverse)** parcurge pe biți operandul sursă dinspre MSb → la bitul LSb (bit0) și scrie în *operandul destinație* poziția primului bit nenul întâlnit. Dacă operandul sursă este nul (și deci nu se găsește nici un bit de 1), atunci ZF=1, iar destinația este nedefinită.

BSR destinație, sursă ; caută în sens "→" (sursă [primul indice]) = 1 → (destinație) = indice și ZF=0
BSR { reg_{16,32,64} }, { reg_{16,32,64} | mem_{16,32,64} } altfel, dacă nu găsește → (destinație) = nedefinit și ZF=1




Figura 4-2.7. Ilustrarea modului de operare al instrucțiunii BSR

Observații:

- Instrucțiunea BSR determină încărcarea în operandul destinație a poziției bitului cel mai semnificativ găsit de valoare 1 în sursă. Dacă s-a găsit un astfel de bit, ZF=0; altfel, ZF=1 și destinația va fi nedefinită;
 - flagurile CF, OF, SF, AF și PF sunt *nedefinite*;
- Operanzii trebuie să aibă dimensiuni egale;
- Instrucțiunea BSR nu modifică sursa.

4.2.8. Instrucțiunea SETcc

Instrucțiunea **SETcc** (**SET (Byte) on Condition**) verifică o anumită condiție în funcție de sufixul „cc” (asupra flagurilor sau numerelor cu semn/ fără semn) și depune în octetul precizat ca operand destinație:

- valoarea 1 (dacă se verifică acea condiție) sau
- valoarea 0 (dacă nu se verifică acea condiție).

SETcc destinație
 SETcc { reg₈ | mem₈ }

; dacă cc = adevărat → (destinație) = 1
 altfel → (destinație) = 0



Figura 4-2.8. Ilustrarea modului de operare al instrucțiunii SETcc

La evaluarea condiției din cadrul instrucțiunii SETcc, se folosește noțiunea de „mai mic” (**less**) sau „mai mare” (**greater**) pentru compararea numerelor **cu semn (signed)**, iar termenii „deasupra, peste” (**above**) sau „dedesubt, sub” (**below**) se folosesc pentru numere **fără semn (unsigned)**, exact așa cum s-a procedat în secțiunea 2.2.1. la instrucțiunea CMOVcc. Condiția pentru fiecare mnemonică a fost prezentată detaliat acolo și nu se va mai relua și aici.

Observații:

- Instrucțiunea SETcc se folosește în general în urma unei operații aritmetice sau a unei comparări;
- Instrucțiunea SETcc *nu afectează flagurile*;
- Operandul trebuie să aibă dimensiunea unui octet, indiferent că este registru sau operand din memorie;
 - nu se pot folosi operanzi de tip imediat;

4.2.9. Exemple

Exemple de instrucțiuni ilegale:

test BX, AL ; dimensiunea operanzilor nu potrivește
 test AL, 32768 ; 32768 nu încapă pe 8 biți
 bt AX, a ; al II-lea operand nu poate fi din memorie
 (similar la btr, bts, btc)
 bsf a, AX ; primul operand nu poate fi decât registru
 bsf AL, BL ; instrucțiunea e suportată doar cu operanzi de 16, 32 sau 64 biți
 (similar la bsr)
 setl AX ; instrucțiunea folosește operand de tip byte, nu word (din registru sau din memorie)

Exemple de instrucțiuni legale:

Exemplul 4-2.1

mov AX, 9876h
 test AX, 1 ; testează bitul LSb, adică b0 dacă este 1, dar acesta nu e 1; astfel, rezultatul este 0 => ZF=1
 test AX, 32768 ; testează bitul MSb, adică b15 dacă este 1, iar acesta este 1; astfel, rezultatul este ≠0 => ZF=0

Exemplul 4-2.1

mov AX, 1234h ; AX= 1234h = 0001 0010 0011 0100b
 mov BX, 0F0Fh ; BX=EDCBh = 1110 1101 1100 1011b
 test AX, BX ; AX AND BX = 0000h=0000 0000 0000 0000b, deci AX=1234h, BX=EDCBh, SF=0, ZF=1

Exemplul 4-2.2

mov EAX, 23 ; se verifică bitul 23: dacă e setat, atunci tehnologia MMX e suportată
 mov EBX, 0387F9FFh ; destinația EBX=0387F9FFh
 bt EBX, EAX ; EBX=0000.0011.1000.0111.1111.1001.1111.1111b cu $b_{23}=1$, deci CF=1
 jc etSuportaMMX ; salt la o etichetă care tratează cazul în care procesorul suportă setul de instrucțiuni MMX

Exemplul 4-2.3 Se dorește urmărirea efectului execuției instrucțiunilor BTS, BTR și BTC într-o secvență de program:

```

mov EAX, 23           ; se verifică dacă bitul 23 este setat,
mov EBX, 0387F9FFh   ; registrul EBX joacă rol de destinație, EBX = 0000.0011.1000.0111.1111.1001.1111.1111b
bts EBX, EAX         ; CF=1, b23 rămâne 1->EBX=0387F9FFh (neschimbat)
btr EBX, EAX         ; CF=1 (CF păstrează valoarea inițială a bitului), b23 devine 0 după BTR, deci EBX=0307F9FFh
btc EBX, EAX         ; CF=0, b23 devine 1 prin complementare (după BTC), deci EBX=0387F9FFh
    
```

Exemplul 4-2.4

```

mov AX, 1234h        ; AX=1234h=0001 0010 0011 0100b
bsf CX, AX           ; CX=2, deoarece găsește dinspre dreapta spre stânga bitul b2 setat
bsr DX, AX           ; DX=12=0Ch, deoarece găsește dinspre stânga spre dreapta bitul b12 setat
    
```

Exemplul 4-2.5

```

mov AX, 2345h        ; AX = 2345h = 9029
mov BX, 0EDCBh       ; BX = EDCBh = 60875
add AX, BX           ; AX=AX+BX= 1111h și CF=1
setnc CL             ; se testează dacă CF=0, deci CL va fi 0
    
```

Exemplul 4-2.6

```

mov EAX, 2           ; EAX=2
mov EBX, 3           ; EBX=3
cmp EAX, EBX         ; se testează 2 față de 3 și rezultă EAX-EBX=2-3=-1<0
setle CH             ; rezultatul este mai mic decât 0, deci CH=1
    
```

Exemplul 4-2.7

```

mov AX, -2           ; AX= -2 = FFFEh
mov BX, 2            ; BX= 2 = 0002h
cmp AX, BX           ; se testează -2 față de 2, de fapt numerele nu sunt interpretate ci sunt văzute ca FFFEh și 0002h
setbe CH             ; dacă se folosește below/above, nr vor fi văzute ca fiind fără semn => 65.534 nu este sub 2=> CH=0
setle CH             ; dacă se folosește less/greater, nr vor fi văzute ca fiind cu semn => -2 este mai mic decât 2=> CH=1
    
```

4.3. Instrucțiunile de deplasare

Operațiile logice de deplasare și rotire sunt utile programatorilor în limbaj de asamblare: de exemplu, operația de deplasare spre stânga (în binar) cu o poziție mută/ deplasează fiecare bit din șirul de biți ce formează numărul cu o poziție spre stânga, iar rezultatul unei astfel de operații este echivalent cu o înmulțire cu 2 a aceluși număr. În general, dacă se consideră numărul într-o altă bază și prin analogie s-ar muta cifrele spre stânga cu o poziție, s-ar obține ca rezultat numărul înmulțit cu acea bază.



Figura 4-3.1. Reprezentarea operațiilor de deplasare spre stânga și spre dreapta

La o operație de deplasare (*logică*) spre stânga, pe locul bitului LSb, adică bitul b_0 , se va introduce un 0, iar bitul MSb va ajunge în flagul Carry, așa cum arată Figura 4-3.1 (figura din stânga). Operația de deplasare spre stânga cu o poziție este echivalentă cu înmulțirea valorii cu 2^1 .

În general, dacă se consideră numărul într-o altă bază și prin analogie s-ar muta cifrele spre dreapta cu o poziție, s-ar obține ca rezultat câtul împărțirii cu acea bază.

O operație de deplasare (*logică*) spre dreapta funcționează în mod asemănător celei spre stânga, doar că datele se deplasează în sens opus, spre dreapta, așa cum arată Figura 4-3.1 (figura din dreapta).

Există 2 posibilități, așa cum reiese și din Figura 4-3.1: pe locul bitului MSb, se poate introduce:

- ori un 0, caz în care se spune că s-a realizat o *deplasare logică spre dreapta*,
- ori un bit identic cu bitul MSb, caz în care se spune că s-a realizat o *deplasare aritmetică spre dreapta*.

În general se folosește mnemonica **SHL** (*shift logic to left*) pentru a desemna o astfel de operație. Instrucțiunea **SAL** (*shift arithmetic to left*) va avea efect identic cu cel obținut prin instrucțiunea SHL, deoarece dinspre bitul 0 se va insera tot 0 (nu ar avea sens să se insereze MSb).

Similar, se folosește mnemonica **SHR** (*shift logic to right*) pentru a desemna o operație de **deplasare logică** spre dreapta. Operația de **deplasare aritmetică** spre dreapta se poate obține folosind mnemonica **SAR** (*shift arithmetic to right*).

Operația de deplasare spre dreapta rotunjește rezultatul înspre întregul cel mai apropiat, care e mai mic sau egal cu rezultatul. În oricare din cazurile de deplasare spre dreapta, bitul LSb, și anume b0 va ajunge în flagul Carry (CF).

La modul general:

o **înmulțire cu 2^n a numărului**, înseamnă o **deplasare spre stânga cu n biți**, iar

o **împărțire cu 2^n a numărului**, înseamnă o **deplasare spre dreapta cu n biți**,

și invers, o deplasare spre stânga cu n poziții e echivalent cu o înmulțire cu 2^n , iar

o deplasare spre dreapta cu n poziții e echivalent cu o împărțire cu 2^n .

Există situații când sunt necesare operații de înmulțire/ împărțire (obținute prin deplasare) a numerelor **fără semn**, iar atunci deplasarea trebuie realizată prin operații de **deplasare logică**; în situațiile când se dorește deplasarea numerelor **cu semn**, se vor folosi operații de **deplasare aritmetică**, întrucât acestea nu vor modifica semnul numerelor, ci doar valoarea lor.

În plus, la deplasarea spre stânga trebuie ținut cont de semnul numărului și de posibilele alterări ale acestuia prin operația de deplasare (pentru a nu obține un rezultat eronat).

Exemple: Numere fără semn: $0011b \ll 2 = 1100b$ adică $3 \times 4 = 12$

Numere cu semn: $1010b \gg 1 = 1101b$ adică $-6 : 2 = -3$

În general, instrucțiunea de deplasare sau **shiftare aritmetică** se folosește pentru **numere cu semn**, iar instrucțiunea de **shiftare logică** se folosește pentru **numere fără semn**.

Instrucțiunile de deplasare a biților spre stânga sau spre dreapta, logic sau aritmetic (**SHL, SAL, SAL, SAR**) au fost suportate încă de la **8086**↑, cu operand destinație de 8 sau 16 biți, iar operandul folosit ca și contor putea lua valoarea 1 sau o valoare exprimată în registrul CL.

De la **80286**↑ s-a introdus pentru contor posibilitatea de a fi dată imediată pe 8 biți, iar de la **80386**↑, dimensiunea operandului a fost extinsă și la 32 biți.

Tot de la **80386**↑ s-au adăugat 2 instrucțiuni specifice procesoarelor pe 32 biți, și anume **SHLD** și **SHRD**. Odată cu apariția procesoarelor pe 64 biți, deci de la **Pentium 4**↑ sau **Core 2**↑ aceste instrucțiuni au suportat și operanzi de 64 biți.

Forma generală a instrucțiunilor SHL, SAL, SAL, SAR

este:

mnemonică destinație, contor

mnemonică {reg_{8,16,32,64}|mem_{8,16,32,64}}, {1|CL|imed₈}

mnemonică={SHL/SAL, SHR,SAR}

unde **SHL, SHR** → **deplasare logică**

SAL, SAR → **deplasare aritmetică**

shl/sal dest contor
shr sar [] , [] ;




Figura 4-3.2. Ilustrarea modului de operare al instrucțiunilor de deplasare

Observație

Valoarea din registrul CL e mascata cu 1Fh (0001 1111b) la procesoare pe 32 biți pentru a reduce din timpul maxim de execuție al instrucțiunii, a.î. valoarea contorului să fie în gama [0;31];

În modul pe 64 biți, valoarea din registrul CL e mascată cu 3Fh a.î. valoarea contorului să fie în gama [0;63].

La procesorul **8086** nu au fost implementate astfel de mascări.

4.3.1. Instrucțiunea SAL/ SHL

Instrucțiunea **SHL / SAL** (**Shift Logic / Arithmetic Left**) deplasează logic/ aritmetic la stânga: bitul MSB trece în CF, apoi toți biții se deplasează la stânga cu o poziție (echivalent cu o înmulțire cu doi). Pe poziția LSB se inserează un 0. Operația se repetă de un număr de ori egal cu valoarea din “contor”.

Aceste operații sunt echivalente cu operații de înmulțire:

- o deplasare la stânga cu o poziție e echivalentă cu o înmulțire cu 2^1 ,
- o deplasare cu 2 poziții e echivalentă cu o înmulțire cu 2^2 , și tot așa ...

Instrucțiunile **SHL** și **SAL** au același efect, de înmulțire a valorii din operandul destinație cu un număr de ori egal cu valoarea din operandul contor. **SHL / SAL** (**Shift Logic / Arithmetic Left**) deplasează logic/ aritmetic la stânga: bitul MSB trece în CF, apoi toți biții se deplasează la stânga cu o poziție (echivalent cu o înmulțire cu doi). Pe poziția LSB se inserează un 0. Operația se repetă de un număr de ori egal cu valoarea din “contor”.

Dacă valorile stocate sunt cu semn, de câte ori are loc o deplasare și CF e diferit de MSb, se setează OF (s-au pierdut biți semnificativi, deci se face o atenționare a acestui fapt).

SAL | SHL destinație, contor ; deplasează biții din destinație cu contor poziții spre stânga, inserând 0
SAL | SHL {reg_{8,16,32,64} | mem_{8,16,32,64}}, {1|CL| imed₈}




Figura 4-3.2. Ilustrarea modului de operare al instrucțiunilor **SHL** și **SAL**

4.3.2. Instrucțiunea SHR

Instrucțiunea **SHR (Shift Logic Right)** deplasează logic la dreapta: bitul LSB trece în CF, iar apoi toți biții se deplasează la dreapta cu o poziție (sunt echivalente cu o împărțire cu puterile lui 2). Pe poziția corespunzătoare bitului MSB, se inserează 0. Operația se repetă de “contor” ori.

SHR destinație, contor ; deplasează biții din **destinație** cu **contor** poziții spre dreapta, inserând 0
 $SHR \{reg_{8,16,32,64} | mem_{8,16,32,64}\}, \{1|CL\} imed_8 \}$




Figura 4-3.3. Ilustrarea modului de operare al instrucțiunii SHR

4.3.3. Instrucțiunea SAR

Instrucțiunea **SAR (Shift Arithmetic Right)** deplasează aritmetic la dreapta (în CF): diferența față de SHR este că semnul se păstrează deoarece se completează dinspre stânga cu o valoare a bitului identică valorii MSb (= bitul de semn).

SAR destinație, contor ; deplasează biții din **destinație** cu **contor** poziții spre dreapta, inserând MSb
 $SAR \{reg_{8,16,32,64} | mem_{8,16,32,64}\}, \{1|CL\} imed_8 \}$




Figura 4-3.4. Ilustrarea modului de operare al instrucțiunii SAR

La instrucțiunile **SHL/SAL**, **SHR**, **SAR**, operanzii nu trebuie să aibă dimensiuni egale, întrucât au semnificații diferite.

*Observații (la deplasarea spre stânga prin **SHL/ SAL**):*

- Instrucțiunile SAL / SHL afectează flagurile CF, OF, SF, ZF, PF. Flagul CF conține valoarea ultimului bit deplasat spre stânga, înafara operandului destinație. Flagul OF este afectat doar pentru o singură deplasare: va avea valoarea OF=0 dacă flagul CF este identic cu bitul MSb (adică primii 2 biți c.m.s. ai operandului erau identici), sau OF=1 în caz contrar. În caz că sunt mai multe astfel de deplasări, OF va fi nedefinit. SF, ZF și PF sunt afectate în funcție de rezultatul obținut, după regulile uzuale. Flagul AF este nedefinit;
- Aceste instrucțiuni sunt echivalente cu o înmulțire cu 2, de contor ori;

*Observații (la deplasarea spre dreapta prin **SHR**):*

- Instrucțiunea SHR afectează flagurile CF, OF, SF, ZF, PF. Flagul CF conține valoarea ultimului bit deplasat spre dreapta, înafara operandului destinație. Flagul OF este setat cu valoarea bitului MSb al valorii inițiale a destinației, iar SF, ZF și PF sunt afectate în funcție de rezultatul obținut, după regulile uzuale. Flagul AF este nedefinit;
- Această instrucțiune este echivalentă cu o împărțire cu 2, de contor ori, dacă se folosește pentru numere *fără semn*; produce același cât ca și DIV;

*Observații (la deplasarea spre dreapta prin **SAR**):*

- Instrucțiunea SAR afectează flagurile CF, OF, SF, ZF, PF. Flagul CF conține valoarea ultimului bit deplasat spre dreapta, înafara operandului destinație. Flagul OF este afectat doar pentru o singură deplasare: va fi resetat la deplasarea unui singur bit. Flagurile SF, ZF și PF sunt afectate în funcție de rezultatul obținut, după regulile uzuale. Flagul AF este nedefinit;
- Aceste instrucțiuni sunt echivalente cu o împărțire cu 2, de contor ori, dacă se folosește pentru numere *cu semn*;
- Deplasarea spre dreapta este asemănătoare unei împărțiri, însă SAR nu produce același rezultat ca IDIV: la IDIV, rotunjirea câtului (valoarea din Acc) are loc înspre 0, în timp ce valoarea care rămâne în destinație la SAR (câtul) e rotunjit înspre $-\infty$. Diferența se constată în special la numerele negative.
- Exemplu: $-9: 4 \Rightarrow \text{cât}=-2, \text{rest}=-1$ cu IDIV, iar cu SAR: -9 deplasat spre dreapta cu 2 poziții, deci $-9:4 \Rightarrow -3$ (cât), iar restul ar trebui să fie $+3$!, dar SAR nu stochează decât MSb al restului în CF (nu se va vedea 3, ci 1).

4.3.4. Instrucțiunile SHLD / SHRD

De la 80386↑ au fost adăugate instrucțiunile **SHLD (Shift Left Double)** și **SHRD (Shift Right Double)**; acestea realizează deplasări spre stânga, respectiv spre dreapta, a unor valori în dublă precizie. Deplasarea biților destinației (primul operand) se realizează prin umplerea cu biți din cadrul unui operand sursă (al doilea operand). Se realizează atâtea deplasări cât specifică operandul contor (al treilea operand).

La **SHLD**, al doilea operand (operandul sursă) furnizează biții care se vor insera dinspre dreapta, începând de la bitul 0 al destinației, în timp ce la **SHRD**, al doilea operand (operandul sursă) furnizează biții care se vor insera dinspre stânga, începând de la bitul MSb al destinației.

SHLD/SHRD destinație, sursă, contor ; deplasează biții din destinație cu contor poziții spre stânga/ dreapta, inserând biți din copia temporară a sursei

mnemonica {reg_{16,32,64}|mem_{16,32,64}}, {reg_{16,32,64}-5biti}, {CL|imed₈}, mnemonica={SHLD, SHRD}




Figura 4-3.5. Ilustrarea modului de operare al instrucțiunii SHLD




Figura 4-3.6. Ilustrarea modului de operare al instrucțiunii SHRD

Observații:

- La instrucțiunile **SHLD** și **SHRD**, dimensiunea primilor 2 operanzi trebuie să fie aceeași, dar nu e obligatoriu să coincidă și cu dimensiunea celui de-al III-lea operand (au semnificații diferite).
- Instrucțiunea **SHLD** afectează flagurile CF, OF, SF, ZF, PF. Flagul CF este identic cu bitul MSb care a fost eliminat anterior (ultimul bit deplasat spre stânga, înafara operandului destinație).
- Instrucțiunea **SHRD** afectează flagurile CF, OF, SF, ZF, PF. Flagul CF este identic cu bitul bo care a fost eliminat anterior (ultimul bit deplasat spre dreapta, înafara operandului destinație).
- Flagul OF este afectat doar pentru o singură deplasare: va avea valoarea OF=1 dacă a apărut o schimbare de semn (adică primii 2 biți c.m.s. ai operandului au fost diferiți).
 - În caz că sunt mai multe astfel de deplasări, OF va fi nedefinit. SF, ZF și PF sunt afectate în funcție de rezultatul obținut, după regulile uzuale.
 - Flagul AF este nedefinit;
- Procesorul **8086** *nu folosește mască pentru operandul count*, în schimb
 - procesoarele pe 32 biți (mai exact de la **286**↑) **maschează count cu un număr pe 5 biți**
(pentru ca numărul maxim acceptat pentru rotație să fie 31),
 - procesoarele pe 64 biți **maschează count cu un număr pe 6 biți**
(pentru ca numărul maxim acceptat pentru rotație să fie 63);

Dacă valoarea operandului count este mai mare decât dimensiunea primilor 2 operanzi, rezultatul este nedefinit.

4.3.5. Exemple

Exemple de instrucțiuni ilegale:

shl AX, [SI] ; al II-lea operand nu poate fi din memorie
 shl [DI], CH ; operandul CH nu e admis ca și contor; se admite doar reg. CL ca și contor
 shl AX, 1234h ; operandul imediat 1234h nu e pe 8 biți
 (similar, ca la SHL se procedează și pentru SAL, SHR, SAR)
 shld AL, BL, 10 ; nu sunt suportați operanzi pe 8 biți
 shld AX, [BX], 10 ; nu se suportă operandul2 din memorie
 shld AX, BL ; sintaxă eronată, trebuie specificați 3 operanzi
 shld AX, BL, 2 ; dimensiunea primilor 2 operanzi trebuie să fie identică
 shld AX, BX, CX ; al III-lea operand poate fi doar CL sau imediat
 (similar, ca la SHLD se procedează și pentru SHRD)

Exemple de instrucțiuni legale:

Exemplul 4-3.1

mov AX, 0AAAAh ; AX= AAAAh=1010 1010 1010 1010**0**b
 shr AX,1 ; AX= 5555h=**0**101 0101 0101 0101b, CF=**0**

Exemplul 4-3.2

mov AX, 0AAAAh ; AX= AAAAh =**1**010 1010 1010 1010b
 shl AX,1 ; AX= 5554h = 0101 0101 0101 010**1**b, CF=**1**

Exemplul 4-3.3

mov AX, 0AAAAh ; AX= AAAAh=1010 1010 1010 101**0**b
 sar AX,1 ; AX= D555h=**1**101 0101 0101 0101b, CF=**0**

Exemplul 4-3.4 Fie AX=1234h, BX=5678h:

shld AX, BX, 8 ; conținutul reg. AX este deplasat spre stânga cu 8 poziții și umplut de la dreapta spre stânga cu
 cei mai semnificativi 8 biți ai registrului BX - 80386↑; astfel, AX va fi AX=3456h.

Exemplul 4-3.5 Fie EAX=12345678h, EBX=9ABCDEF0h:

shrd EAX, EBX, 20 ; conținutul reg.EAX e deplasat spre dreapta cu 20 poziții și umplut de la stânga spre dreapta cu
; cei mai puțin semnificativi 20 biți ai registrului EBX - 80386↑; astfel, EAX va fi: EAX=CDEF0123h

Exemplul 4-3.6 Fie EAX=23456789h:

shl EAX, 31 ; conținutul lui EAX e deplasat spre stânga cu 31 poziții și umplut de la stânga spre dreapta cu 0,
; EAX=80000000h

Exemplul 4-3.7 Fie EAX=23456789h:

shl EAX, 32 ; teoretic, conținutul lui EAX e deplasat spre stânga cu 32 poziții și umplut de la stânga spre dreapta cu 0,
; practic, EAX rămâne neschimbat întrucât există o mască de 5 biți care se aplică peste contor, deci biții de
; pe pozițiile 31...6 ai contorului sunt ignorați: EAX=23456789h

Exemplul 4-3.8 Împachetarea cifrelor low din registrul AH cu cele similare din registrul AL; fie AH=34h și AL=37h:

and AL, 0Fh ; AL = 07h
and AH, 0Fh ; AH = 04h
mov CL, 4 ; CL=contor
shl AH, CL ; AH = 40h
or AH, AL ; AH = 47h

Exemplul 4-3.9 Înmulțirea numerelor fără semn folosind instrucțiunea shl:

mov AX, 23h ; AX=35
shl AX, 4 ; AX=35*2⁴=560

Exemplul 4-3.10 Împărțirea numerelor fără semn folosind instrucțiunea shr:

mov AX, 2300h ; AX=8960
shr AX, 5 ; AX=8960/2⁵=280

Exemplul 4-3.11 Împărțirea numerelor cu semn folosind instrucțiunea sar:

mov AX, F300h ; AX=-3328
shr AX, 5 ; AX=-3328/2⁵=-104

4.4. Instrucțiunile de rotație

Aceste operații de rotație la nivel de șiruri de biți se comportă asemănător cu cele de deplasare, cu diferența că bitul care iese înafara reprezentării este cel care completează din cealaltă direcție rezultatul, așa cum arată Figura 4-4.1.




Figura 4-4.1. Reprezentarea operațiilor de rotație spre stânga și spre dreapta

Operațiile de rotație mai au o variantă disponibilă și anume prin implicarea flagului Carry în cadrul operației de rotație. Acesta acționează ca o celulă suplimentară, bitul 0 sau bitul $n+1$ ca poziționare, așa cum reiese din Figura 4-4.2.



Figura 4-4.2. Reprezentarea operațiilor de rotație spre stânga și spre dreapta cu CF

Aceste operații de rotație a șirurilor de biți, cu sau fără folosirea lui CF în operația de rotație, pe procesor sunt implementate prin instrucțiunile specifice: **ROL** și **ROR**, respectiv cu implicarea lui Carry Flag: **RCL** și **RCR**.

mnemonică destinație, contor

mnemonică {reg_{8,16,32,64}|mem_{8,16,32,64}}, { 1 | CL | imediat₈},

mnemonică = {**ROL**, **ROR**, **RCL**, **RCR**}

Încă de la **80286**↑ s-a introdus pentru contor posibilitatea de a fi dată imediată; de la **80386**↑, dimensiunea operandului a fost extinsă și la 32 biți, iar de la **Pentium 4**↑ s-au acceptat și operanzi pe 64 biți.

Observații:

- Cei 2 operanzi la **ROL, ROR, RCL, RCR**, nu trebuie să aibă dimensiuni egale (au semnificații diferite).
- Rezultatul rotației se va reflecta în operandul destinație (și în CF), destinația putând fi un registru de uz general sau o zonă de memorie;

- Flagul CF este afectat de valoarea bitului;
- La operațiile de rotație, flagul OF este definit doar pentru rotație cu o poziție, astfel:
 - pentru rotație *spre stânga*, OF va fi definit de operația SAU exclusiv între flagul CF (după rotație) și MSb al rezultatului;
 - pentru rotație *spre dreapta*, flagul OF va fi definit de operația SAU exclusiv între cei mai semnificativi 2 biți ai rezultatului.
- Pentru rotație cu mai mult de o poziție, valoarea lui OF este nedefinită;
- Flagurile SF, ZF și PF nu sunt afectate niciodată;

- Procesorul **8086** *nu folosește mască pentru operandul count*, în schimb
 - procesoarele pe 32 biți (mai exact de la **286**↑) **maschează count cu un număr pe 5 biți**
(pentru ca numărul maxim acceptat pentru rotație să fie 31),
 - procesoarele pe 64 biți **maschează count cu un număr pe 6 biți**
(pentru ca numărul maxim acceptat pentru rotație să fie 63);

4.4.1. Instrucțiunile ROL și ROR

Instrucțiunea **ROL (Rotate Left)** rotește spre **stânga** toți biții din operandul destinație: bitul MSb trece în bitul LSb din operand (dar se va reflecta și în CF), toți biții deplasându-se înspre stânga cu o poziție. Numărul operațiilor (rotirilor) este dat de contor. Toți cei n biți ai operandului destinație își schimbă poziția.

ROL destinație, contor ; rotește biții din destinație cu contor poziții spre stânga, dinspre LSb
 ROL {reg_{8,16,32,64} | mem_{8,16,32,64}}, {1|CL} imed₈ }




Figura 4-4.3. Ilustrarea modului de operare al instrucțiunii ROL

Instrucțiunea **ROR (Rotate Right)** rotește spre **dreapta** toți biții din operandul destinație: bitul LSb trece în bitul MSb din operand (dar se va reflecta și în CF), toți biții deplasându-se înspre dreapta cu o poziție. Numărul de rotiri este dat de contor. Toți cei n biți ai operandului destinație își schimbă poziția.

ROR destinație, contor ; rotește biții din destinație cu contor poziții spre dreapta, dinspre MSb
 ROR {reg_{8,16,32,64} | mem_{8,16,32,64}}, {1|CL} imed₈ }




Figura 4-4.4. Ilustrarea modului de operare al instrucțiunii ROR

4.4.2. Instrucțiunile RCL și RCR

Instrucțiunea **RCL (Rotate Left through Carry)** rotește la **stânga** prin CF; această instrucțiune seamănă cu ROL, dar CF participă activ la rotire. În total, $n+1$ biți își schimbă poziția (n fiind numărul de biți al operandului destinație). Bitul MSb trece în CF, toți biții se deplasează la stânga cu o poziție, iar CF original trece în bitul Lsb. Numărul operațiilor e dat de *contor*.

RCL destinație, contor

$RCL \{reg_{8,16,32,64} | mem_{8,16,32,64}\}, \{1|CL | imed_8\}$

; rotește biții din **destinație** cu **contor poziții spre stânga, dinspre Lsb,**

dar cu participarea lui CF ca celulă suplimentară (înaintea lui Lsb)




Figura 4-4.5. Ilustrarea modului de operare al instrucțiunii RCL

Instrucțiunea **RCR (Rotate Right through Carry)** rotește la **dreapta** prin CF: bitul Lsb trece în CF, toți biții se deplasează la dreapta cu o poziție (un număr de $n+1$ biți își schimbă poziția, n fiind numărul de biți al operandului destinație), iar CF original trece în bitul MSb. Numărul operațiilor e dat de *contor*.

RCR destinație, contor

$RCR \{reg_{8,16,32,64} | mem_{8,16,32,64}\}, \{1|CL | imed_8\}$

; rotește biții din **destinație** cu **contor poziții spre dreapta, dinspre MSb,**

dar cu participarea lui CF ca celulă suplimentară (înaintea lui MSb)




Figura 4-4.6. Ilustrarea modului de operare al instrucțiunii RCR

4.4.3. Exemple

Exemple de instrucțiuni ilegale:

rol AX, [SI] ; al II-lea operand nu poate fi din memorie
 roll [DI], CH ; operandul CH nu e admis ca și contor; se admite doar reg. CL ca și contor
 roll AX, 1234h ; operandul imediat 1234h nu e pe 8 biți
 (similar, ca la ROL se procedează și pentru ROR, RCL, RCR)

Exemple de instrucțiuni legale:

Exemplul 4-4.1

mov AX, 0AAAAh ; AX=AAAAh=1010 1010 1010 1010b
 rol AX,1 ; AX=5555h=0101 0101 0101 0101b, CF=1

Exemplul 4-4.2

mov AX, 0AAAAh ; AX=AAAAh=1010 1010 1010 1010b
 ror AX,1 ; AX=AAAAh=0101 0101 0101 0101b, CF=0

Exemplul 4-4.3

clc ; șterge flagul CF, adică CF=0
 mov AX, 0AAAAh ; AX=AAAAh=1010 1010 1010 1010b
 rcl AX,1 ; AX= 5554h= 0101 0101 0101 0100b, CF=1

Exemplul 4-4.4

stc ; setează flagul CF, adică CF=1
 mov AX, 0AAAAh ; AX= AAAAh=1010 1010 1010 1010b
 rcl AX,1 ; AX= 5555h =0101 0101 0101 0101b, CF=1

Exemplul 4-4.5

clc ; șterge flagul CF, adică CF=0
 mov AX, 0AAAAh ; AX= AAAAh=1010 1010 1010 1010
 rcr AX,1 ; AX= 5555h =0101 0101 0101 0101b, CF=0

Exemplul 4-4.6

stc ; setează flagul CF, adică CF=1
 mov AX, 0AAAAh ; AX=AAAAh=1010 1010 1010 1010
 rcr AX,1 ; AX=D555h =1101 0101 0101 0101b, CF=0

Exemplul 4-4.7 Fie EAX=23456789h:

rol EAX, 8 ; conținutul lui EAX e rotit spre stânga cu 8 poziții; astfel, EAX=45678923h

Exemplul 4-4.8 Fie EAX=23456789h:

ror EAX, 8 ; conținutul lui EAX e rotit spre dreapta cu 8 poziții; astfel, EAX=89234567h

Exemplul 4-4.9 Fie EAX=23456789h:

clc ; CF=0
 rcl EAX, 8 ; conținutul lui EAX e rotit spre stânga cu 8 poziții, cu CF; astfel, EAX=45678911h

Exemplul 4-4.10 Fie EAX=23456789h:

stc ; CF=1
 rcl EAX, 8 ; conținutul lui EAX e rotit spre stânga cu 8 poziții, cu CF; astfel, EAX=45678991h

Exemplul 4-4.11 Fie EAX=23456789h:

clc ; CF=0
 rcr EAX, 8 ; conținutul lui EAX e rotit spre dreapta cu 8 poziții, cu CF; astfel, EAX=12234567h

Exemplul 4-4.12 Fie EAX=23456789h:

stc ; CF=1
 rcr EAX, 8 ; conținutul lui EAX e rotit spre dreapta cu 8 poziții, cu CF; astfel, EAX=13234567h

4.5. Alte instrucțiuni cu GPR, introduse de la procesoare pe 32 biți

Deși în ultimii ani au apărut foarte multe seturi de instrucțiuni SIMD, procesoarele bazate pe microarhitecturi recente, precum Broadwell și Haswell includ și câteva instrucțiuni noi cu regiștrii GPR (General-Purpose Register), și deci care nu folosesc setul de regiștri MMX, SSE, FPU, etc.

Aceste instrucțiuni se folosesc în general pentru a realiza:

- **operații de înmulțire de numere întregi fără semn,**
- **deplasări** (în variantă care **nu afectează flagurile**, fiind astfel mai rapide),
- **manipulări de biți** sau
- **extensii pentru adunare cu carry.**

De foarte multe ori însă se confundă (deoarece au apărut deodată) faptul că în setul SSE4 ar exista încă 2 instrucțiuni excepție (care operează cu regiștri de numere întregi și nu cu cei SSE, dar care de fapt nu sunt instrucțiuni SIMD): instrucțiunea POPCNT și instrucțiunea LZCNT.

Intel a implementat instrucțiunea POPCNT începând cu microarhitectura Nehalem, iar pe cea LZCNT începând cu Haswell. AMD a denumit această pereche de instrucțiuni ca fiind setul *Advanced Bit Manipulation (ABM)*.

Aceste instrucțiuni se numesc instrucțiuni GPR deoarece folosesc regiștri de uz general în execuție (nu folosesc regiștri SIMD, precum MMX, XMM, FPU, etc); astfel, despre aceste instrucțiuni se spune că sunt *non-SIMD*, ele fiind organizate în următoarele seturi: **ADX**, **BMI1** și **BMI2**.

Intel ADX (*Multi-Precision Add-Carry Instruction Extensions*) a fost implementat pentru prima dată în microarhitectura Broadwell și conține doar 2 instrucțiuni: **ADCX** și **ADOX**. Aceste instrucțiuni nu sunt altceva decât variante mai eficiente ale instrucțiunii ADC; diferența majoră constă în faptul că acestea afectează un singur flag: ori Carry (la ADCX), ori Overflow (la ADOX), creând astfel posibilitatea de a executa cele 2 instrucțiuni în paralel. Reamintesc aici că instrucțiunea ADC putea realiza operația la nivel de numere cu semn, ceea ce putea să ducă la setarea ambelor flaguri: și Carry și Overflow. Faptul că setul de instrucțiuni **ADX** este suportat de un procesor se poate verifica prin execuția instrucțiunii **cpuid** cu **EAX=7** la intrare și verificarea stării **bitului 19** din registrul **EDX**, care ar trebui să fie setat.

Restul instrucțiunilor abordate în această secțiune fac parte din setul de instrucțiuni **BMI** (*Bit Manipulation Instructions Set*) (cu excepția **POPCNT** și **LZCNT**: POPCNT face parte din setul SSE4.2, iar LZCNT este parte a setului BMI1 [2]). Aceste instrucțiuni sunt în general dedicate operațiilor de manipulare a biților:

- POPCNT, LZCNT;
- **BMI1**: ANDN, BEXTR, BLSI, BLSMSK, BLSR, TZCNT;
- **BMI2**: BZHI, MULX, PDEP, PEXT, RORX, SARX, SHRH, SHLX.

Instrucțiunile ce conțin litera X ca sufix sunt de tipul „flagless”, ceea ce înseamnă: „fără setarea flagurilor după realizarea operației” și din acest motiv sunt mai rapide; pentru înmulțire: MULX, iar pentru deplasare/rotire: SARX, SHRX, SHLX, RORX.

Cele 2 seturi BMI1 și BMI2 au fost introduse de Intel pentru prima dată în microarhitectura Haswell;

AMD a folosit alte 2 seturi similare, denumite ABM (Advanced Bit Manipulation) și TBM (Trailing Bit Manipulation).

Faptul că setul de instrucțiuni **BMI1** este suportat de un procesor se poate verifica prin execuția instrucțiunii **cpuid** cu **EAX=7** la intrare și verificarea stării **bitului 3** din registrul **EBX**, care ar trebui să fie setat;

similar, setul **BMI2** este validat de **bitul 8** din același registru.

Suportul pt execuția instrucțiunii LZCNT⁶ poate fi verificat prin consultarea flagului „abm”: **EAX=8000001h** ->cpuid-> **ECX|b5=1**. Instrucțiunea POPCNT are un flag separat: **EAX=1** ->cpuid-> **ECX|b23=1**.

Tabel 4.5-1. Setul de instrucțiuni BMI1 și BMI2 [1]

Set BMI1 (EAX=7-> EBX b3=1)		Set BMI2 (EAX=7-> EBX b8=1)	
Instrucț.	Descriere	Instrucț.	Descriere
POPCNT*	Population count <i>Numără biții de 1</i>	BZHI	Zero high bits starting with specified bit position <i>Zerorizează biții superiori începând de la o anumită poziție</i>
LZCNT	Count the no. of leading zero bits <i>Numără biții de 0 superiori</i>	MULX	Unsigned MUL without affecting flags and arbitrary destination registers <i>Înmulțire MUL fără afectarea flagurilor și registru destinație arbitrar</i>
TZCNT	Count the no. of trailing zero bits <i>Numără biții de 0 inferiori</i>	PDEP	Parallel bits deposit <i>Depune biți în paralel</i>
ANDN	Logical and not <i>Operație logică AND cu NOT</i>	PEXT	Parallel bits extract <i>Extrage biți în paralel</i>
BEXTR	Bit field extract (with register) <i>Extrage un câmp de biți</i>	RORX	Rotate right logical without affecting flags <i>Rotire logică spre dreapta fără afectarea flagurilor</i>
BLSI	Extract lowest set isolated bit <i>Extrage bițul inferior setat</i>	SARX	Shift arithmetic right without affecting flags <i>Rotire aritmetică spre dreapta fără afectarea flagurilor</i>
BLSR	Reset lowest set bit <i>Resetează bitul inferior setat</i>	SHRX	Shift logical right without affecting flags <i>Deplasare logică spre dreapta fără afectarea flagurilor</i>
BLSMSK	Get mask up to lowest set bit <i>Maschează până la bitul inf. setat</i>	SHLX	Shift logical left without affecting flags <i>Deplasare logică spre stânga fără afectarea flagurilor</i>

⁶ Posibilitatea execuției instrucțiunilor LZCNT și POPCNT pe un CPU de tip AMD poate fi verificată prin consultarea bitului b5 (bit numit „abm”) din registrul ECX după execuția instrucțiunii cpuid cu EAX=8000001h la intrare (acesta trebuie să fie setat).

4.5.1. Instrucțiunea ADCX

Instrucțiunea **ADCX** (*Unsigned Integer Addition of Two Operands with Carry Flag*) face parte din setul de instrucțiuni **ADX**; pentru ca această instrucțiune să fie suportată de procesor, e nevoie ca bitul b19 din registrul EDX (bit numit **,adx'**) să fie setat după execuția instrucțiunii **cpuid** cu EAX=7 la intrare, deci se verifică dacă: **EAX=7** ---> **cpuid**---> **EDX_{b19=1}**.

Instrucțiunea **ADCX** realizează o adunare de numere văzute ca fiind fără semn: se adună fără semn operandul destinație cu operandul sursă și cu flagul Carry și stochează rezultatul în operandul destinație.

Operandul destinație este un registru de uz general pe 32 sau 64 de biți, în timp ce operandul sursă poate fi un registru general sau o locație de memorie, de asemenea, pe 32 sau 64 de biți. Starea lui CF reprezintă un transport apărut de la o adunare anterioară. Instrucțiunea setează CF în caz că a apărut transport la adunarea fără semn a operanzilor.

Instrucțiunea ADCX este destinată realizării operațiilor de adunare cu Carry în contextul adunării unei serii de operanzi.

ADCX destinație, sursă ; adună **fără semn** sursa și **CF** (Carry flag) la destinație și **actualizează CF**
ADCX {reg_{32,64}}, {reg_{32,64}|mem_{32,64}}

Observații:

- Această instrucțiune nu este suportată în mod real sau mod virtual 8086;
- Dimensiunea celor 2 operanzi trebuie să fie identică: 32 sau 64 biți;
- Nu sunt suportați decât regiștri de tip GPR și nu sunt suportate valori imediate ca operanzi; operandul sursă poate fi și din memorie;
- Instrucțiunea ADCX nu afectează flagul OF: valoarea anterioară a OF va rămâne neafectată;
 - În caz că e nevoie de modificarea flagurilor CF și OF:
 - se pot folosi instrucțiuni precum STC (CF=1), CLC (CF=0), XOR (CF=0, OF=0);
- Instrucțiunea ADCX modifică flagurile: CF e actualizat pe baza rezultatului obținut după adunare, dar flagurile OF, SF, ZF, AF și PF sunt neafectate.

4.5.2. Instrucțiunea ADOX

Instrucțiunea **ADOX** (*Unsigned Integer Addition of Two Operands with Overflow Flag*) face parte din setul de instrucțiuni **ADX**; pentru ca această instrucțiune să fie suportată de procesor, e nevoie ca bitul b19 din registrul EDX (bit numit ,**adx**) să fie setat după execuția instrucțiunii **cpuid** cu EAX=7 la intrare: **EAX=7** --->**cpuid**---> **EDX|_{b19=1}**.

Instrucțiunea **ADOX** realizează o adunare de numere văzute ca fiind fără semn: se adună fără semn operandul destinație cu operandul sursă și cu flagul Overflow și stochează rezultatul în operandul destinație.

Operandul destinație este un registru de uz general pe 32 sau 64 de biți, în timp ce operandul sursă poate fi un registru general sau o locație de memorie, de asemenea, pe 32 sau 64 de biți. Starea lui OF reprezintă un transport apărut de la o adunare anterioară. Instrucțiunea setează flagul OF în caz că a apărut transport la adunarea fără semn a operanzilor.

ADOX este destinată realizării operațiilor de adunare cu Carry (văzut ca overflow) în contextul adunării unei serii de operanzi.

ADOX destinație, sursă ; adună fără semn sursa și **OF** (Overflow flag) la destinație și **actualizează OF**
ADOX {reg_{32,64}}, {reg_{32,64}|mem_{32,64}}

Observații:

- Această instrucțiune nu este suportată în mod real sau mod virtual 8086;
- Dimensiunea celor 2 operanzi trebuie să fie identică: 32 sau 64 biți;
- Nu sunt suportați decât regiștri de tip GPR și nu sunt suportate valori imediate ca operanzi; operandul sursă poate fi și din memorie;
- Instrucțiunea ADOX nu afectează flagul CF: valoarea anterioară a lui CF va rămâne neafectată;
 - în caz că e nevoie de modificarea flagurilor CF și OF, se pot folosi instrucțiuni precum: STC (CF=1), CLC (CF=0), XOR (CF=0, OF=0);
- Instrucțiunea ADOX modifică flagul OF: acesta este actualizat pe baza rezultatului obținut după adunare, dar după o altă regulă decât ADD sau ADC: flagul OF va fi setat dacă a apărut un transport la adunare (transport care la ADD sau ADC ar fi setat flagul CF, deci ar fi apărut "Carry");
- Flagurile CF, SF, ZF, AF și PF sunt neafectate.




Figura 4-5.1. Ilustrarea modului de operare al instrucțiunii ADC




Figura 4-5.2. Ilustrarea modului de operare al instrucțiunii ADCX




Figura 4-5.3. Ilustrarea modului de operare al instrucțiunii ADOX

4.5.3. Instrucțiunea POPCNT

Instrucțiunea **POPCNT** (**Population Count** sau **Return the Count of Number of Bits Set to 1**) găsește numărul de biți de 1 din operandul sursă (al doilea operand) și returnează această valoare în operandul destinație.

POPCNT destinație, sursă ; numără biții de 1 din sursă

POPCNT {reg_{16,32,64}}, {reg_{16,32,64}|mem_{16,32,64}}

Pentru ca această instrucțiune să fie suportată de procesor, e nevoie ca bitul b23 din registrul ECX (bit numit „**popcnt**”) să fie setat după execuția instrucțiunii **cpuid** cu EAX=1 la intrare: **EAX=1** --->**cpuid**---> **ECX**_{b23=1}.



Figura 4-5.4. Ilustrarea modului de operare al instrucțiunii **POPCNT**

Observații:

- Această instrucțiune este suportată în mod real sau mod virtual 8086;
- Dimensiunea celor 2 operanzi trebuie să fie identică: 16, 32 sau 64 biți;
- Suportă doar regiștri GPR; nu sunt suportate valori imediate ca operanzi, dar operandul sursă poate fi și din memorie;
- Instrucțiunea POPCNT afectează flagurile: OF, SF, ZF, AF, CF, PF sunt toate resetate;
- Flagul ZF va fi setat dacă sursa nu conține nici un bit de 0, caz în care și destinația va fi 0.

4.5.4. Instrucțiunile LZCNT și TZCNT

Pentru ca instrucțiunea **LZCNT** să fie suportată de procesor, e nevoie ca bitul b5 (bit numit **,abm'**) din registrul ECX să fie setat după execuția instrucțiunii **cpuid** cu EAX=80000001h la intrare: **EAX=80000001h** ---> **cpuid**---> **ECX|_{b5=1}**.

Pentru ca instrucțiunea **TZCNT** să fie suportată de procesor, e nevoie ca bitul b3 (bit numit **,BMI1'**) din registrul EBX să fie setat după execuția instrucțiunii **cpuid** cu EAX=7 la intrare: **EAX=7h** ---> **cpuid**---> **EBX|_{b3=1}**.

Instrucțiunea **LZCNT** (**Count the Number of Leading Zero Bits** sau **Leading Zero Bits Count**) numără biții de zero cei mai semnificativi din operandul sursă (al doilea) (sau numără - dinspre MSb înspre LSb - biții de 0 până la primul bit de 1) și depune acest nr ca rezultat în operandul destinație (primul operand). Instrucțiunea LZCNT este asemănătoare cu instrucțiunea BSR; cele două diferă prin faptul că LZCNT returnează numărul de biții de 0 găsiți, în timp ce BSR returnează poziția primului bit de 1 găsit. În plus, când sursa este 0, LZCNT returnează în destinație dimensiunea operandului sursă, în timp ce BSR returnează o valoare nedefinită (poate fi diferită de 0) și ZF=1.

LZCNT destinație, sursă ; numără biții de zero de la începutul sursei și depune rezultatul în destinație
LZCNT {reg_{16,32,64}}, {reg_{16,32,64}|mem_{16,32,64}}




Figura 4-5.5. Ilustrarea modului de operare al instrucțiunii LZCNT

Instrucțiunea **TZCNT** (*Count the Number of Trailing Zero Bits* sau *Trailing Zero Bits Count*) numără biții de zero cei mai puțin semnificativi din operandul sursă (al doilea) (sau numără - dinspre LSb înspre MSb - biții de 0 până la primul bit de 1) și depune rezultatul în operandul destinație (primul). Instrucțiunea TZCNT este o extensie a lui BSF: pe un procesor pe care instrucțiunea TZCNT nu este suportată, aceasta este înlocuită cu BSF. Diferența cea mai mare între TZCNT și BSF este că în destinație, TZCNT returnează dimensiunea operandului sursă dacă sursa este 0, în timp ce BSF lasă destinația nedefinită (poate fi diferită de 0) și returnează ZF=1.

TZCNT destinație, sursă

TZCNT {reg_{16,32,64}}, {reg_{16,32,64}|mem_{16,32,64}}

; numără biții de zero de la sfârșitul sursei și depune rezultatul în destinație




Figura 4-5.6. Ilustrarea modului de operare al instrucțiunii **TZCNT**

Observații:

- Instrucțiunile **TZCNT** și **LZCNT** sunt suportate în mod real sau mod virtual 8086;
- Dimensiunea celor 2 operanzi trebuie să fie identică: 16, 32 sau 64 biți;
- Instrucțiunea **LZCNT** (*Leading Zeros Count*) este aproape identică cu instrucțiunea **BSR** (*Bit Scan Reverse*), dar în loc să seteze ZF atunci când nu găsește vreun bit de 1 în sursă, va seta ZF=1 dacă rezultatul este 0 și CF=1 dacă sursa e 0; în plus, returnează o valoare definită (dimensiunea operandului sursă în biți) dacă sursa este zero; flagurile OF, SF, PF și AF sunt nedefinite;
- Instrucțiunea **TZCNT** (*Trailing Zeros Count*) este aproape identică cu instrucțiunea **BSF** (*Bit Scan Forward*), dar în loc să seteze ZF atunci când nu găsește vreun bit de 1 în sursă, va seta ZF=1 dacă rezultatul este 0 și CF=1 dacă sursa e 0; în plus, returnează o valoare definită (dimensiunea operandului sursă în biți) dacă sursa este zero; ZF este setat la 1 în caz că LSb=1 (cel mai puțin semnificativ bit din sursă este 1), deci rezultatul este 0 (există 0 biți găsiți); CF este setat la 1 dacă sursa este plină cu 0; flagurile OF, SF, PF și AF sunt nedefinite.

4.5.5. Instrucțiunea ANDN

Instrucțiunea **ANDN** (**Logical AND NOT**) realizează o operație logică AND între inversul valorii conținute în sursă1 și valoarea din sursă2, stocând rezultatul în destinație. Dintre cei 3 operanzi ai instrucțiunii, doar ultimul poate fi și zonă de memorie pe 32 sau 64 biți, înafară de posibilitatea de a fi regiștri GPR de 32 sau 64 biți.

ANDN destinație, sursă1, sursă 2 ; operație logică AND între invers(sursă1) și (sursă2) și pune rezultatul în destinație
ANDN {reg_{32,64}}, {reg_{32,64}}, {reg_{32,64}|mem_{32,64}}




Figura 4-5.7. Ilustrarea modului de operare al instrucțiunii **ANDN**

Pentru ca această instrucțiune să fie suportată de procesor, e nevoie ca bitul b3 (bit numit **BMI1'**) din registrul EBX să fie setat după execuția instrucțiunii **cpuid** cu EAX=7 la intrare: **EAX=7h** ---->**cpuid**----> **EBX_{b3=1}**.

Observații:

- Această instrucțiune nu este suportată în mod real sau mod virtual 8086;
- Dimensiunea celor 3 operanzi trebuie să fie identică: 32 sau 64 biți;
- Nu sunt suportați decât regiștri GPR și nu sunt suportate valori imediate ca operanzi; doar cel de-al treilea operand poate fi și din memorie;
- Flagurile SF și ZF sunt actualizate pe baza rezultatului obținut;
- Flagurile OF și CF sunt resetate, iar flagurile AF și PF sunt nedefinite;
- Operație echivalentă în C: $\sim x \& y$;

4.5.6. Instrucțiunea BEXTR

Instrucțiunea **BEXTR** (*Bit Field Extract*) extrage un câmp de biți (biți contigui) din operandul sursă folosind un index și o lungime specificate în operandul *control*: biții 7...0 precizează poziția bitului de la care se începe extracția (START), iar biții 15...8 specifică LUNGIMEA câmpului ce se va extrage (ca număr de biți). La folosirea unei valori START mai mare decât dimensiunea operandului, nu se va extrage nici un bit, iar dacă LUNGIMEA determină depășirea operandului sursă, se vor lua doar biții până la poziția dată de dimensiunea operandului -1. Biții extrași vor fi înscrisi în destinație, începând de la bitul LSb, iar pe pozițiile din destinație care nu vor conține biți extrași vor fi zerouri. Instrucțiunea BEXTR face parte din setul BMI1.

BEXTR *destinație, sursă, control*
BEXTR {reg_{32,64}}, {reg_{32,64}|mem_{32,64}}, {reg_{32,64}}

; extrage un câmp de biți (contigui) din (sursă) în funcție de control și pune rezultatul în destinație



Figura 4-5.8. Ilustrarea modului de operare al instrucțiunii **BEXTR**

Observații:

- Această instrucțiune nu este suportată în mod real sau mod virtual 8086;
- Dimensiunea celor 3 operanzi trebuie să fie identică: 32 sau 64 biți;
- Nu sunt suportați decât regiștri GPR și nu sunt suportate valori imediate ca operanzi;
- Flagul ZF este actualizat pe baza rezultatului obținut (dacă nu se extrag biți și destinația e 0, atunci ZF=1).
- AF, SF și PF sunt nedefiniți, iar CF și OF sunt resetați;
- Operație echivalentă în C: (src >> start) & ((1 << len)-1);

4.5.7. Instrucțiunea BLSI

Instrucțiunea **BLSI** (**Extract Lowest Set Isolated Bit**) extrage bitul c.m.p.s. de valoare 1 sau altfel spus, caută dinspre LSb înspre MSb primul bit de 1 și pe poziția respectivă depune în destinație un bit de 1, toți ceilalți biți din destinație fiind 0.

Dacă nu găsește nici un bit de 1 în sursă, instrucțiunea va pune toți biții din destinație în 0 și va seta ZF și CF. Face parte din setul BMI1.

BLSI destinație, sursă

BLSI {reg_{32,64}}, {reg_{32,64}|mem_{32,64}}

; caută primul bit de 1 dinspre LSb și depune în destinație pe acea poziție un 1




Figura 4-5.9. Ilustrarea modului de operare al instrucțiunii **BLSI**

Observații:

- Această instrucțiune nu este suportată în mod real sau mod virtual 8086;
- Dimensiunea celor 2 operanzi trebuie să fie identică: 32 sau 64 biți;
- Nu sunt suportați decât regiștri GPR și nu sunt suportate valori imediate ca operanzi; cel de-al doilea operand poate fi și din memorie;
- Flagurile ZF și SF sunt actualizate pe baza rezultatului obținut. Flagul CF se setează dacă sursa este 0. Flagul OF este resetat, dar dacă sursa este 0, se setează. Flagurile AF și PF sunt nedefinite.
- Operație echivalentă în C: `x & -x`.

4.5.9. Instrucțiunea BLSR

Instrucțiunea **BLSR** (**Reset Lowest Set Bit**) resetează bitul c.m.p.s. de valoare 1 sau altfel spus, caută dinspre LSb înspre MSb primul bit de 1 și pe poziția respectivă depune în destinație un bit de 0, toți ceilalți biți din destinație fiind identici cu cei din sursă. Dacă operandul sursă este 0, instrucțiunea setează CF. Face parte din setul BMI1.

BLSR destinație, sursă ; caută primul bit de 1 dinspre LSb și îl resetează în destinație, restul biților fiind copiați din sursă
BLSR {reg_{32,64}}, {reg_{32,64}|mem_{32,64}}




Figura 4-5.10. Ilustrarea modului de operare al instrucțiunii **BLSR**

Observații:

- Această instrucțiune nu este suportată în mod real sau mod virtual 8086;
- Dimensiunea celor 2 operanzi trebuie să fie identică: 32 sau 64 biți;
- Nu sunt suportați decât regiștri GPR și nu sunt suportate valori imediate ca operanzi;
- Flagurile ZF și SF sunt actualizate pe baza rezultatului obținut. Flagul CF este setat dacă sursa este 0. Flagul OF este resetat, iar AF și PF sunt nedefinite;
- Operație echivalentă în C: $x \& (x - 1)$

4.5.8. Instrucțiunea BLSMSK

Instrucțiunea **BLSMSK** (*Get Mask Up to Lowest Set Bit*) caută dinspre LSb înspre MSb primul bit de 1 și pe poziția respectivă depune în destinație un bit de 1, toți biții de pe poziție inferioară fiind setați (mascați), iar cei de pe poziție superioară fiind copiați din sursă. Dacă operandul sursă este 0, instrucțiunea setează toți biții din destinație la 1, iar CF=1. Instrucțiunea BLSMSK face parte din setul BMI1.

BLSMSK destinație, sursă ; setează toți biții din destinație la 1, începând de la b0 până la bitul c.m.p.s. setat din sursă
BLSMSK {reg_{32,64}}, {reg_{32,64}|mem_{32,64}}




Figura 4-5.11. Ilustrarea modului de operare al instrucțiunii **BLSMSK**

Observații:

- Această instrucțiune nu este suportată în mod real sau mod virtual 8086;
- Dimensiunea celor 2 operanzi trebuie să fie identică: 32 sau 64 biți;
- Nu sunt suportați decât regiștri GPR și nu sunt suportate valori imediate ca operanzi;
- Flagul SF este actualizat pe baza rezultatului obținut. CF este setat dacă sursa este 0, flagurile ZF și OF sunt resetate, iar AF și PF sunt nedefinite;
- Operație echivalentă în C: $x \wedge (x - 1)$.

4.5.10. Instrucțiunea BZHI

Instrucțiunea **BZHI (Zero High Bits Starting with Specified Bit Position)** copiază biții din sursă (al doilea operand) în destinație (primul operand), curățând biții de ordin superior în concordanță cu valoarea INDEX specificată de operandul cu același nume (al treilea); biții forțați în 0 sunt de la poziția dată de INDEX, inclusiv, înspre MSb). Acest INDEX este specificat de biții 7...0, permițând astfel o valoare maximă de 255. Cum dimensiunea operandilor sursă și destinație este de maxim 32, respectiv 64 biți, valoarea specificată pt INDEX poate depăși dimensiunea operandilor; în cazul în care INDEX este mai mare decât dimensiunea operandilor -1, CF va deveni 1; altfel, CF=0.

BZHI destinație, sursă, index ; Zerorizează biții din destinație, începând de la poziția dată de INDEX inclusiv, BZHI {reg_{32,64}},{reg_{32,64}|mem_{32,64}},{reg_{32,64}} ; restul biților fiind copiați din sursă (de pe pozițiile INDEX-1 ...LSb)




Figura 4-5.12. Ilustrarea modului de operare al instrucțiunii **BZHI**

Pentru ca această instrucțiune să fie suportată de procesor, e nevoie ca bitul b8 (bit numit **BMI2**) din registrul EBX să fie setat după execuția instrucțiunii **cpuid** cu EAX=7 la intrare: **EAX=7h** ---->**cpuid**----> **EBX|_{b8}=1**.

Observații:

- Această instrucțiune nu este suportată în mod real sau mod virtual 8086;
- Dimensiunea celor 3 operanzi trebuie să fie identică: 32 sau 64 biți;
- Nu sunt suportați decât regiștri GPR (și memorie pt sursă) și nu sunt suportate valori imediate ca operanzi;
- Flagul CF este setat în cazul în care valoarea INDEX a fost mai mare decât dimensiunea operandilor -1, altfel CF=0; Flagurile ZF și SF sunt actualizate pe baza rezultatului obținut, iar OF este curățat. Flagurile AF și PF sunt nedefinite.

4.5.11. Instrucțiunea MULX

Instrucțiunea **MULX** (*Unsigned Multiply Without Affecting Flags*) realizează o înmulțire considerând valorile fără semn și fără să afecteze vreun flag (sufixul X de la sfârșit indică faptul că nu afectează (-E/R)FLAGS). Instrucțiunea MULX are un operand implicit: EDX sau RDX (depinde de execuția pe 32 sau 64 biți), operand care se va înmulți cu cel de-al treilea operand specificat în instrucțiune (sursa). Rezultatul obținut (pe 64 sau 128 biți) se va depune în perechea de regiștrii formată din primii 2 operanzi: destinație2 va conține jumătatea low a rezultatului (prima care se scrie), iar destinație1 va conține jumătatea high a rezultatului (înscrisă a doua oară).

MULX destinație1, destinație2, sursă ; realizează înmulțirea fără semn a registrului. EDX sau RDX cu sursa
MULX{reg_{32,64}}, {reg_{32,64}}, {reg_{32,64}|mem_{32,64}} ; depune rezultatul în perechea de regiștrii destinație1 : destinație2



Figura 4-5.13. Ilustrarea modului de operare al instrucțiunii **MULX**

Pentru ca această instrucțiune să fie suportată de procesor, e nevoie ca bitul b8 (bit numit **BMI2**) din registrul EBX să fie setat după execuția instrucțiunii **cpuid** cu EAX=7 la intrare: **EAX=7h --->cpuid---> EBX_{b8=1}**.

Observații:

- Această instrucțiune nu este suportată în mod real sau mod virtual 8086;
- Dimensiunea celor 3 operanzi trebuie să fie identică: 32 sau 64 biți; sursa poate fi și din memorie, pe 32 sau 64 biți.
- Operandul implicit la înmulțire aici este EDX resp. RDX și nu Acc (cum a fost în cazul înmulțirii clasice);
- Rezultatul se va înscrie astfel: prima parte care se înscrie în registru este cea low, deci *destinație2*, iar a doua oară se înscrie și jumătatea high a rezultatului în *destinație1* deci. Astfel, dacă cei 2 regiștri destinație sunt unul și același, acest registru va conține doar jumătatea high a rezultatului înmulțirii;
- Instrucțiunea MULX nu afetează nici un flag, aceasta permițându-i să fie mai eficientă (rapidă) la execuție.

4.5.12. Instrucțiunile PDEP și PEXT

Instrucțiunile **PDEP (Parallel bit deposit)** și **PEXT (Parallel bit extract)** sunt instrucțiuni generalizate pentru comprimarea și respectiv extensia unei valori, fără afectarea vreunui flag. Ambele instrucțiuni folosesc 2 operanzi: sursă și selector. Selectorul este o hartă ce va specifica modul cum se vor selecta biții ce trebuie supuși împachetării, resp. despachetării.

Instrucțiunea **PEXT (Parallel bit extract)** copiază biții selectați de selector (folosind biți de 1 se consideră selecția) din sursă într-o zonă contiguă din destinație, începând de la LSb (deci în partea low a destinației vor fi depuși biții extrași); în partea high a destinației (cea rămasă) se depun zerouri.

Instrucțiunea **PDEP (Parallel bit deposit)** realizează operația inversă: ia biții din zona low contiguă a sursei (atâția biți câți biți de 1 are selectorul) și-i distribuie în destinație pe pozițiile indicate de selector (sau mască); celelalte poziții din destinație vor avea biți de 0.

Pentru ca aceste instrucțiuni să fie suportate de procesor, e nevoie ca b8 (bit numit **BMI2**) din registrul EBX după execuția instrucțiunii cpuid cu EAX=7 la intrare să fie setat: **EAX=7 -> cpuid -> EBX|b8=1**.

Tabelul 4-5.1. Exemple de operare la nivel de 8 biți a instrucțiunilor PDEP și PEXT [1]

Sursa	Selectorul	PEXT - Parallel bit extract (selectează biții de pe poziția măștii (1), dinspre MSb) zerourile din mască sunt depuse la stânga, iar biții extrași sunt depuși la dreapta	PDEP - Parallel bit deposit (selectează toți biții dinspre LSb), dar îi depune pe pozițiile măștii (1); structura destinației e la fel cu a măștii
abcd'efgh	1111'0000	0000'abcd	efgh'0000
abcd'efgh	0000'1111	0000'efgh	0000efgh
abcd'efgh	1111'1100	00ab'cdef	cdefgh00
abcd'efgh	0001'1111	000d'efgh	000d'efgh
abcd'efgh	1101'1101	00ab'defh	cd0e'fg0h
abcd'efgh	0101'0101	0000'bdfh	0e0f'0g0h

Instrucțiunea **PDEP** (**Parallel Bits Deposit**) folosește o mască (sau selector) în cel de-al treilea operand din instrucțiune pentru a transfera sau „împrăștia” pe acele poziții selectate în destinație (pornind dinspre LSB) biții contigui luați din operandul sursă (al doilea operand). PDEP ia biții de ordin mic din sursă și îi depozitează în destinație pe locațiile corespunzătoare care sunt setate în selector (mască). Toți ceilalți biți (biții care nu sunt setați în mască) în destinație vor fi puși în zero.

PDEP destinație, sursă, mască

$PDEP \{reg_{32,64}\}, \{reg_{32,64}\}, \{reg_{32,64} | mem_{32,64}\}$

; transferă sau împrăștie biții contigui c.m.p.s. din sursă în destinație

; pe pozițiile date de mască sau selector



Figura 4-5.14. Ilustrarea modului de operare al instrucțiunii **PDEP**

Instrucțiunea **PEXT** (**Parallel Bits Extract**) folosește o mască (sau selector) în cel de-al treilea operand din instrucțiune pentru a selecta anumite poziții din sursă (al doilea operand). Biții de pe acele poziții selectate se vor depune în destinație (pornind dinspre LSB) ca biți contigui. Toți ceilalți biți (biții superiori) în destinație vor fi puși în zero.

PEXT destinație, sursă, mască

$PEXT \{reg_{32,64}\}, \{reg_{32,64}\}, \{reg_{32,64} | mem_{32,64}\}$

; transferă în destinație (plecând de la LSB), ca biți contigui,

; biții extrași din sursă de pe pozițiile date de mască sau selector



Figura 4-5.15. Ilustrarea modului de operare al instrucțiunii **PEXT**

Observații:

- Aceste instrucțiuni nu sunt suportate în mod real sau mod virtual 8086;
- Dimensiunea celor 3 operanzi trebuie să fie identică: 32 sau 64 biți; masca poate fi și din memorie, pe 32 sau 64 biți;
- Instrucțiunile PDEP și PEXT nu afectează niciun flag din (-E/R)FLAGS);
- Ambele instrucțiuni fac parte din setul BMI2.




Figura 4-5.16. Ilustrarea schematică a modului de operare al instrucțiunii **PDEP**




Figura 4-5.17. Ilustrarea schematică a modului de operare al instrucțiunii **PEXT**

4.5.13. Instrucțiunea RORX

Instrucțiunea **RORX** (*Rotate Right Logical Without Affecting Flags*) rotește operandul sursă (al doilea operand din instrucțiune) înspre dreapta de atâtea ori cât specifică operandul contor (al treilea) fără să afecteze flagurile aritmetice și depune rezultatul în operandul destinație (primul operand specificat în instrucțiune).

RORX - pentru ca această instrucțiune să fie suportată de procesor, e nevoie ca b8 (bit numit ,BMI2') din registrul EBX după execuția instrucțiunii cpuid cu **EAX=7** la intrare să fie setat: **EAX=7 -> cpuid -> EBX|b8=1**

RORX destinație, sursă, contor

ROR {reg_{32,64}}, {reg_{32,64}| mem_{32,64}}, {imed₈}

; rotește biții din sursă cu **contor poziții spre dreapta, dinspre MSb**

; rezultatul se depune în **destinație**




Figura 4-5.18. Ilustrarea modului de operare al instrucțiunii **RORX** (*identic cu ROR*)

Observații:

- Această instrucțiune nu este suportată în mod real sau mod virtual 8086;
- Dimensiunea celor 3 operanzi nu trebuie să fie identică, decât primii 2: aceștia pot fi de 32 sau 64 biți; operandul contor este o valoare imediată pe 8 biți;
- Pentru operanzi de 32 biți, se realizează o mască AND între valoarea lui contor și 1Fh, iar pentru operanzi de 64biți, se folosește ca mască 3Fh;
- Instrucțiunea RORX nu afectează niciun flag din (-/E/R)FLAGS);
- Instrucțiunea face parte din setul BMI2.

4.5.14. Instrucțiunile SARX, SHLX și SHRX

Instrucțiunile **SARX/ SHLX/ SHRX (Shift Without Affecting Flags)** funcționează în mod similar celor SAR, SHL, SHR, doar că ele nu afectează niciun flag aritmetic, fiind astfel mai rapide la execuție. Ca sintaxă sunt diferite, deoarece operandul sursă (al doilea operand specificat în instrucțiune) este deplasat spre stânga/ dreapta cu un nr de poziții specificat de operandul contor (al treilea operand), iar rezultatul se depune în destinație (primul operand).

RORX destinație, sursă, contor

ROR {reg_{32,64}}, {reg_{32,64} mem_{32,64}}, {reg_{32,64}}

; rotește biții din sursă cu **contor poziții spre dreapta, dinspre MSb**

; rezultatul se depune în **destinație**




Figura 4-5.19. Ilustrarea modului de operare al instrucțiunilor **SHLX, SHR, SARX**

Pentru ca aceste instrucțiuni să fie suportate de procesor, e nevoie ca b8 (bit numit ‚BMI2’) din registrul EBX după execuția instrucțiunii cpuid cu **EAX=7** la intrare să fie setat: **EAX=7 -> cpuid -> EBX|b8=1**.

Observații:

- Aceste instrucțiuni nu sunt suportate în mod real sau mod virtual 8086;
- Dimensiunea celor 3 operanzi trebuie să fie identică: aceștia pot fi de 32 sau 64 biți; pentru operanzi de 32 biți, se realizează o mască AND între valoarea lui contor și 1Fh, iar pentru operanzi de 64biți, se folosește ca mască 3Fh;
- Instrucțiunile nu afectează niciun flag aritmetic din (-E/R)FLAGS);
- Instrucțiunile fac parte din setul BMI2.

4.5.15. Exemple

Exemple de instrucțiuni legale:

Exemple 5.4-1 Diferența între ADC, ADCX, ADOX

xor EAX,EAX ; curăță toate flags care ne interesează: CF=0, OF=0, SF=0
 stc ; CF=**1** – presupunem că o instrucțiune de adunare anterioară a generat acest CF=1
 mov EAX, 7A000000h ; EAX = 7A 00 00 00h
 mov EBX, 6B000000h ; EBX = 6B 00 00 00h
 adc EAX, EBX ; EAX = E5 00 00 **01**h, CF=0, OF=1, SF=1 (din operația curentă => carry=0, tr=1, deci OF=1)

xor EAX,EAX ; curăță toate flags care ne interesează: CF=0, OF=0, SF=0
 stc ; CF=**1** – presupunem că o instrucțiune de adunare anterioară a generat acest CF=1
 mov EAX, 7A000000h ; EAX = 7A 00 00 00h
 mov EBX, 6B000000h ; EBX = 6B 00 00 00h
 adcx EAX, EBX ; EAX = E5 00 00 **01**h, CF=0, OF=0, SF=0 (din operația curentă => carry=0, tr=1, deci OF=1 dar
 ; instrucțiunea ADCX nu afectează flagul OF, rămâne așa cum a fost, deci OF va fi 0)

xor EAX,EAX ; curăță toate flags care ne interesează: CF=0, OF=**0**, SF=0
 stc ; CF=**1** – presupunem că o instrucțiune de adunare anterioară a generat acest CF=1
 mov EAX, 7A000000h ; EAX = 7A 00 00 00h
 mov EBX, 6B000000h ; EBX = 6B 00 00 00h
 adox EAX, EBX ; EAX = E5 00 00 **00**h, CF=**1**, OF=0, SF=0 (din operația curentă => carry=**0**, tr=1, dar
 ; instrucțiunea ADOX nu afectează flagul CF, deci rămâne așa cum a fost, iar
 ; un eventual *Carry* care ar apărea va fi văzut ca *Overflow*, deci OF = **0**)

Exemple 5.4-2

```

xor EAX,EAX      ; curăță toate flags care ne interesează: CF=0, OF=0, SF=0
stc              ; CF=1 – presupunem că o instrucțiune de adunare anterioară a generat acest CF=1
mov EAX, 7A000000h ; EAX = 7A 00 00 00h
mov EBX, 9B000000h ; EBX = 9B 00 00 00h
adc EAX, EBX     ; EAX = 15 00 00 01h, CF=1, OF=0, SF=0 (din operația curentă => carry=1, tr=1, deci OF=0)

xor EAX,EAX      ; curăță toate flags care ne interesează: CF=0, OF=0, SF=0
stc              ; CF=1 – presupunem că o instrucțiune de adunare anterioară a generat acest CF=1
mov EAX, 7A000000h ; EAX = 7A 00 00 00h
mov EBX, 9B000000h ; EBX = 9B 00 00 00h
adcx EAX, EBX    ; EAX = 15 00 00 01h, CF=1, OF=0, SF=0 (din operația curentă => carry=1, tr=1
                 ; instrucțiunea ADCX nu afectează flagul OF, deci OF va fi 0 – rămâne din valoarea anterioară așa)

xor EAX,EAX      ; curăță toate flags care ne interesează: CF=0, OF=0, SF=0
stc              ; CF=1 – presupunem că o instrucțiune de adunare anterioară a generat acest CF=1
mov EAX, 7A000000h ; EAX = 7A 00 00 00h
mov EBX, 9B000000h ; EBX = 9B 00 00 00h
adox EAX, EBX    ; EAX = 15 00 00 00h, CF=1, OF=1, SF=0 (din operația curentă => carry=1, tr=1, dar
                 ; instrucțiunea ADOX nu afectează flagul CF, deci rămâne așa cum a fost, iar
                 ; un eventual Carry care ar apărea va fi văzut ca Overflow, deci OF = 1)
                 ; la ADOX, când apare Carry, e văzut ca Overflow și acel trMSb-1,MSb nu contează

```

Exemple 5.4-3

```

xor EAX,EAX      ; curăță toate flags care ne interesează: CF=0, OF=0, SF=0
stc              ; CF=1 – presupunem că o instrucțiune de adunare anterioară a generat acest CF=1
mov EAX, 8A000000h ; EAX = 8A 00 00 00h
mov EBX, 9B000000h ; EBX = 9B 00 00 00h
adc EAX, EBX     ; EAX = 25 00 00 01h, CF=1, OF=1, SF=0 (din operația curentă => carry=1, tr=0, deci OF=1)

```

```

; adc EAX, EBX      ; EAX = 25 00 00 01h, CF=1, OF=1, SF=0 (din operația curentă => carry=1, tr=0, deci OF=1)

xor EAX,EAX        ; curăță toate flags care ne interesează: CF=0, OF=0, SF=0
stc                ; CF=1 – presupunem că o instrucțiune de adunare anterioară a generat acest CF=1
mov EAX, 8A000000h ; EAX = 8A 00 00 00h
mov EBX, 9B000000h ; EBX = 9B 00 00 00h
adcx EAX, EBX      ; EAX = 25 00 00 01h, CF=1, OF=0, SF=0 (din operația curentă => carry=1, tr=0;
                  ; instrucțiunea ADCX nu afectează flagul OF, deci OF va fi 0 – rămâne din operația anterioară așa)

xor EAX,EAX        ; curăță toate flags care ne interesează: CF=0, OF=0, SF=0
stc                ; CF=1 – presupunem că o instrucțiune de adunare anterioară a generat acest CF=1
mov EAX, 8A000000h ; EAX = 8A 00 00 00h
mov EBX, 9B000000h ; EBX = 9B 00 00 00h
adox EAX, EBX      ; EAX = 25 00 00 00h, CF=1, OF=1, SF=0 (din operația curentă => carry=1, tr=0, dar
                  ; instrucțiunea ADOX nu afectează flagul CF, deci rămâne așa cum a fost, iar
                  ; un eventual Carry care ar apărea va fi văzut ca Overflow, deci OF = 1)
                  ; la ADOX, când apare Carry, e văzut ca Overflow și acel trMSb-1,MSb nu contează
    
```

Exemplul 5.4-4

```

xor EAX,EAX        ; curăță toate flags care ne interesează: CF=0, OF=0, SF=0
stc                ; CF=1 – presupunem că o instrucțiune de adunare anterioară a generat acest CF=1
mov EAX, 8A000000h ; EAX = 8A 00 00 00h
mov EBX, 9B000000h ; EBX = 9B 00 00 00h
adox EAX, EBX      ; EAX = 25 00 00 00h, CF=1, OF=1, SF=0 (din operația curentă => carry=1, tr=0)
mov ECX, 0E4000000h ; ECX = E4 00 00 00h
adox EAX, ECX      ; EAX = 09 00 00 01h, CF=1, OF=1, SF=0 (din operația curentă => carry=1, tr=1,
    
```

Exemplul 5.4-5

```

xor EAX,EAX      ; curăță toate flags care ne interesează: CF=0, OF=0, SF=0
stc              ; CF=1 – presupunem că o instrucțiune de adunare anterioară a generat acest CF=1
mov EAX, 8A000000h ; EAX = 8A 00 00 00h
mov EBX, 9B000000h ; EBX = 9B 00 00 00h
adox EAX, EBX    ; EAX = 25 00 00 00h, CF=1, OF=1, SF=0 (din operația curentă => carry=1, tr=0)
mov ECX, 64000000h ; ECX = 64 00 00 00h
adox EAX, ECX    ; EAX = 89 00 00 01h, CF=1, OF=0, SF=0 (din operația curentă => carry=0, tr=1, dar
                  ; instrucțiunea ADOX nu afectează flagul CF, deci rămâne așa cum a fost, iar
                  ; un eventual Carry care ar apărea va fi văzut ca Overflow, deci OF = 0)

```

Exemplul 5.4-6

```

stc              ; CF=1
mov eax,8B203040h ; EAX= -1960824768 (s) = 2.334.142.528 (uns)
mov ebx, 87654321h ; EBX= -2023406815 (s) = 2.271.560.481 (uns)
adcx eax, ebx    ; EAX =12857362h (s) = 310.735.714 (uns), CF=1, OF=0

```

Exemplul 5.4-7 Exemplificare POPCNT

```

mov EAX,12345678h ; EAX = 12345678h
popcnt BX, AX     ; BX = 0008h
popcnt EBX, EAX  ; EBX = 0000000Dh

```

Exemplul 5.4-8 Exemplificare LZCNT (versus BSR)

```

mov EAX, 01234h   ; EAX = 00001234h
mov EBX, 0412300h ; EBX = 00412300h
lzcnt EAX, EBX    ; EAX=00000009h
; a găsit 9 biți superiori în 0

```

```

mov EAX, 01234h   ; EAX = 00001234h
mov EBX, 0412300h ; EBX = 00412300h
bsr EAX, EBX      ; EAX=16h (adică b22=1)
; indexul sau rangul primului bit ≠0

```

Exemplul 5.4-9 Exemplificare TZCNT (versus BSF)

```
mov EAX, 01234h      ; EAX = 00001234h
mov EBX, 0412300h    ; EBX = 00412300h
tzcnt EAX, EBX       ; EAX=00000008h
; a găsit 8 biți inferiori în 0
```

```
mov EAX, 01234h      ; EAX = 00001234h
mov EBX, 0412300h    ; EBX = 00412300h
bsf EAX, EBX         ; EAX=8h (adică b8=1)
; indexul sau rangul primului bit ≠0
```

Exemplul 5.4-10

```
mov EBX, 0
lzcnt EAX, EBX       ; EAX=20h, avem 32 biți în 0, iar CF=1, ZF=0
tzcnt EAX, EBX       ; EAX=20h, avem 32 biți în 0, iar CF=1, ZF=0

bsf EAX, EBX         ; EAX=???, dar ZF=1 deși destinația e diferită de zero, CF=0
bsr EAX, EBX         ; EAX=???, dar ZF=1 deși destinația e diferită de zero, CF=0
; de fapt, BSF și BSR returnează destinația nedefinită (va fi atât cât a fost înainte de execuția instrucțiunii resp.)
```

Exemplul 5.4-11

```
mov EAX, 01020304h   ; EAX = 01020304h -> /EAX = FE FD FC FBh
mov EBX, 11223344h   ; EBX = 11223344h
andn ECX, EAX, EBX   ; ECX = and (/EAX, EBX) = 10203040h
```

Exemplul 5.4-12

```
mov EAX, 87654321h   ; EAX = 87654321h
mov EBX, 11220817h   ; EBX = 11220817h
bextr ECX, EAX, EBX   ; ECX = 000000Eh ; extrage începând de la bitul 23 o lungime de 8 poziții înspre MSb,
; adică EAX=1000 0111 0110 0101 0100 0011 0010 0001b, rezultă ECX = 0000000Eh
```

Exemplul 5.4-13

```
mov eax, 0D7654321h
mov ebx, 11220C10h
bextr ECX, EAX, EBX   ; ECX=00000765h, extrage de la bitul 16 o lungime de 12 biți înspre MSb
```


Exemplul 5.4-14

mov EAX, 87654320h
blsi EBX, EAX ; EBX=00000020h, adică bitul 5

Exemplul 5.4-15

mov EAX, 87654320h
blsr EBX, EAX ; cel mai LSb setat e bitul 5 și pe acesta îl resetează => EBX = 87654300h

Exemplul 5.4-16

mov ECX, 15 ; ECX = 15
mov EAX, 12345678h ; EAX = 12345678h
mov EBX, 87654321h ; EBX = 87654321h
bzhi EAX, EBX, ECX ; EAX = 00004321h, CF=0

Exemplul 5.4-17

mov EAX, 12345678h ; EAX = 12345678h
mov EBX, 9ABCDEF0h ; EBX = 9ABCDEF0h
mov ECX, 34 ; ECX = 34
bzhi EAX, EBX, ECX ; EAX = 9ABCDEF0h, CF=1 (s-a depășit dimensiunea operandului)

Exemplul 5.4-18

mov EAX, 12345678h
mov EBX, 0F0F0F0Fh
pdep ECX, EAX, EBX ; ECX=05060708h
pdep ECX, EBX, EAX ; ECX=02340078h

Exemplul 5.4-19

mov EAX, 12345678h
mov EBX, 0FFFFh
pdep ECX, EAX, EBX ; ECX=00005678h
pdep ECX, EBX, EAX ; ECX=12345678h

Exemplul 5.4-20

```

mov EAX, 12345678h
mov EBX, 0F0F0F0Fh
pext ECX, EAX, EBX      ; ECX=00002468h
pext ECX, EBX, EAX     ; ECX=00000931h
    
```

Exemplul 5.4-21

```

mov EAX, 12345678h
mov EBX, 0FFFFh
pext ECX, EAX, EBX     ; ECX=00005678h
pext ECX, EBX, EAX     ; ECX=000000FFh
    
```

Exemplul 5.4-22

```

mov EAX, 1234567h      ; EAX = 1234567h
mov EBX, 89ABCDEFh    ; EBX = 89ABCDEFh
mov ECX, 8             ; ECX = 8
    
```

; se vor executa independent :

- a) sarx EAX, EBX, ECX ; EAX = FF89ABCDh
- b) shlx EAX, EBX, ECX ; EAX = ABCDEF00h
- c) shrx EAX, EBX, ECX ; EAX = 0089ABCDh
- d) rorx EAX, EBX, 8 ; EAX = EF89ABCDh

Capitolul 5. Instrucțiuni de manipulare a șirurilor

5.1. Instrucțiuni pentru operații primitive

Există 7 operații primitive specifice șirurilor, suportate încă de la **8086**↑, acestea sunt date de instrucțiunile

MOVS, LODS, STOS, CMPS, SCAS; INS, OUTS

Aceste instrucțiuni operează asupra unui **octet (8 biți)** sau **cuvânt (16 biți)** din memorie (deci asupra unor locații succesive).

Începând cu **386**↑, acestea au fost suportate și la nivel de **dublucuvânt (32 biți)**, iar de la modul pe 64 biți, pentru procesoare **Pentium 4**↑ sau **Core 2**↑, sunt suportate chiar și la nivel de **cvadruplucuvânt (64 biți)**.

Tipul operanzilor (adică la ce nivel se operează: de byte, de word, de doubleword sau de quadword) poate fi:

- *detectat automat de către asamblor prin specificarea operanzilor în mod explicit* (la instrucțiunile MOVS, CMPS, SCAS, etc de exemplu o instrucțiune MOVS la nivel de octet va fi automat înlocuită cu MOVSB)
- *precizat în mod explicit în mnemonica instrucțiunii* (MOVSB, CMPSB, etc);

Distincția între dimensiunea operanzilor se realizează prin folosirea sufixelor:

B (byte), **W (word)**, **D (doubleword)**, respectiv **Q (quadword)**.

Sintaxa instrucțiunii movs de exemplu poate lua formele:

movs {mem_{8,16,32,64}},{mem_{8,16,32,64}} sau **movsb** sau **movsw** sau **movsd** sau **movsq**

Adresa din memorie (unde începe șirul) va fi specificată de :

ES:(E)DI pt operandul destinație și **DS:(E)SI** pt operandul sursă în **mod pe 32 biți**

(E/R)DI pt operandul destinație și **(E/R)SI** pt operandul sursă în **mod pe 64 biți**.

Astfel, **adresele** fiind deja stabilite pentru *destinație* și *sursă*, mai e necesară doar precizarea **dimensiunii operanzilor** sau **numărul de locații afectate** - aceasta poate fi: **un octet** - va fi vizată o singură locație, **un cuvânt** - vor fi vizate 2 locații, **un dublucuvânt** - vor fi vizate 4 locații, **un cvadruplucuvânt** - vor fi vizate 8 locații începând de la **acele adrese**.

Dimensiunea operanzilor se va putea deduce **fie din operanzii expliciți** -

- *byte* pt mem₈
- *word* pt mem₁₆
- *doubleword* pt mem₃₂
- *quadword* pt mem₆₄

fie din tipul mnemonicii folosite:

- *byte* pt MOVSB, LODSB, STOSB, CMPSB, SCASB
- *word* pt MOVSW, LODSW, STOSW, CMPSW, SCASW
- *doubleword* pt MOVSD, LODSD, STOSD, CMPSD, SCASD
- *quadword* pt MOVSQ, LODSQ, STOSQ, CMPSQ, SCASQ

Instrucțiunile pentru șiruri realizează inclusiv actualizarea adreselor, însă acestea nu știu să repete operația de un număr de ori câte elemente are șirul de prelucrat. Astfel, se folosește combinarea instrucțiunii pt lucrul cu șiruri cu algoritmi de repetare, gen:

prefixe de repetare (*rep/repe/repz/repne/repnz*) sau

bucle cu salt condiționat (*cu loopz, loopnz, loope, etc*);

uneori se poate folosi **loop** pentru repetarea operației de ECX ori.

În mod implicit, la instrucțiunile pe șiruri, se consideră următoarele:

Observații:

- Sursa și destinația sunt implicite:
 - perechea de regiștrii DS:[-/E] SI sau registrul RSI se folosește pentru adresarea sursei;
 - perechea de regiștrii ES: [-/E] DI sau registrul RDI se folosește pentru adresarea destinației;
- Segmentul implicit ES nu poate fi modificat prin specificarea explicită a unui alt registru segment în instrucțiune (de exemplu DS:DI), dar DS poate fi schimbat.

- Șirul poate fi stocat în memorie:
 - în **sens crescător** (de la adrese mai mici -> adrese mai mari) dacă **DF=0**, mod auto-incrementare
 - în **sens descrescător** (de la adrese mai mari -> adrese mai mici) dacă **DF=1**, mod auto-decrementare;
- La parcurgerea șirului în sens crescător
 - => (-/E/R)SI sau/ și (-/E/R)DI vor fi actualizați prin incrementare,
 - iar la parcurgerea șirului în sens descrescător
 - => (-/E/R)SI sau/ și (-/E/R)DI vor fi actualizați prin decrementare;
- Numărul de octeți cu care se incrementează/ decrementează regiștrii (-/E/)SI, resp. RSI și (-/E)DI resp. RDI este dat de dimensiunea elementelor șirului: **d=1** pt *octeți*, **d=2** pt *cuvinte*, **d=4** pt *dublucuvinte* și **d=8** pt *cvadublucuvinte*;
- Când se operează în modul pe 32 biți, de la **80386**↑, regiștrii EDI și ESI se folosesc în locul regiștrilor DI și SI (registrul acumulator va fi în acest caz EAX în loc de AX), permițând folosirea oricărei locații de memorie în spațiul de memorie protejat de 4GB al microprocesorului.
- Când se operează în modul pe 64 biți, de la **Pentium 4** și **Core 2**↑, regiștrii RDI și RSI se folosesc în locul regiștrilor (E)DI și (E)SI (registrul ACC va fi în acest caz RAX în loc de (E)AX). În acest caz, nu mai există noțiunea de segment ca în modurile de operare inferioare (cele pe 16 biți sau pe 32 biți), deci DS și ES își pierd rolul avut la segmentare. În acest mod, se pot muta date de tip doubleword, dar adresa va fi specificată tot pe 64 biți, cu RDI și RSI.

Astfel, în funcție de atributul de dimensiune al instrucțiunii pe 32 sau 64 biți, se poate folosi:

La 8086 :	ES:DI	sau	DS:SI
La 386 :	ES:EDI	sau	DS:ESI
La P4 :	RDI	sau	RSI

5.1.1. Instrucțiunile MOVȘ și MOVȘ B/W/D/Q

Instrucțiunile de copiere sau transfer (**MOVE String**) **MOVȘ[-B/W/D/Q]** transferă un **octet**, un **cuvânt**, un **dublucuvânt** sau un **cvadruplucuvânt** din șirul sursă (adresat de DS:(E)SI în mod pe 32 biți sau (E/R)SI în mod pe 64 biți) în șirul destinație (adresat de ES:(E)DI în mod pe 32 biți sau RDI în mod pe 64 biți), transfer urmat de actualizarea adreselor.

mod pe 16biți, mod pe 32 biți

mov ES:[(E)DI], DS:[(E)SI]

(-E/R) DI = (-E/R) DI ± d și

(-E/R) SI = (-E/R) SI ± d,

mod pe 64 biți

mov [ES:EDI sau RDI], [DS:ESI sau RSI] și apoi

unde operația e cu “+” dacă DF=0, respectiv cu “-” dacă DF=1,

iar **d** = {1-octet, 2-cuvânt, 4-dublucuvânt, 8-cvadruplucuvânt }



Figura 5-1.1. Ilustrarea modului de operare al instrucțiunii **MOVȘ[-B/W/D/Q]**

Observații:

Instrucțiunile MOVȘ și MOVȘ B/W/D/Q nu afectează flagurile.

5.1.2. Instrucțiunile LODS și LODS B/W/D/Q

Instrucțiunile de încărcare a elementelor din șir (**LOaD String**) **LODS[-B/W/D/Q]** încarcă în **AL, AX, EAX** (la **80386↑**) sau chiar **RAX** (de la **Pentium 4** sau **Core 2↑**) un **octet**, **cuvânt**, **dublucuvânt** sau **cvadruplucuvânt** (cel de la adresa **DS:(E)SI** în mod pe 32 biți sau **(E/R)SI** în mod pe 64 biți), iar apoi se actualizează adresa pentru a accesa următorul element al șirului.

mod pe 16biți, mod pe 32 biți

mov AL/AX/EAX, [DS:(E)SI]

(-E/R) SI = (-E/R) SI ± d,

mod pe 64 biți

mov AL/AX/EAX/RAX, [DS:ESI sau RSI] și apoi

unde operația e cu **“+”** dacă **DF=0**, respectiv cu **“-”** dacă **DF=1**,

iar **d = {1-octet, 2-cuvânt, 4-dublucuvânt, 8-cvadruplucuvânt}**




Figura 5-1.2. Ilustrarea modului de operare al instrucțiunii **LODS[-B/W/D/Q]**

Observații:

Instrucțiunile LODS și LODS B/W/D/Q nu afectează flagurile.

5.1.3. Instrucțiunile STOS și STOS B/W/D/Q

Instrucțiunile de memorare șir (**STOre String**) **STOSB/W/D/Q** încarcă valoarea din **AL, AX, EAX** (la 80386↑) sau chiar **RAX** (de la Pentium 4 sau Core 2↑) în **octetul, cuvântul, dublucuvântul** sau **cvadruplucuvântul** de la adresa DS:(E)DI în mod pe 32 biți sau (E/R)DI în mod pe 64 biți, iar apoi se actualizează adresa.

mod pe 16biți, mod pe 32 biți

mod pe 64 biți

mov [ES:(E)DI], AL/AX/EAX

mov [ES:EDI sau RDI], AL/AX/EAX/RAX și apoi

(-E/R) DI = (-E/R) DI ± d,

unde operația e cu “+” dacă DF=0, respectiv cu “-” dacă DF=1,

iar **d** = {1-octet, 2-cuvânt, 4-dublucuvânt, 8-cvadruplucuvânt }




Figura 5-1.3. Ilustrarea modului de operare al instrucțiunii **STOS[-B/W/D/Q]**

Observații:

Instrucțiunile STOS și STOS B/W/D/Q nu afectează flagurile.

5.1.4. Instrucțiunile CMPS și CMPS B/W/D/Q

Instrucțiunile de comparare șir (**CoMPare String**) **CMPSB/W/D/Q** testează egalitatea șirurilor prin comparare element cu element. Se execută o scădere *fictivă* între **octeții**, **cuvintele**, **dublucuvintele** sau **cvadruplucuvintele** de la adresele DS:(E)SI și ES:(E)DI în mod pe 32 biți sau (E/R)SI și (E/R)DI în mod pe 64 biți, fără modificarea operanzilor, dar cu poziționarea tuturor flagurilor.

mod pe 16biți, mod pe 32 biți

cmp [DS:(E)SI], [ES:(E)DI]
setează (-/E/R)FLAGS și apoi

(-/E/R) DI = (-/E/R) DI ± d,
(-/E/R) SI = (-/E/R) SI ± d,

mod pe 64 biți

cmp [DS:ESI sau RSI], [ES:EDI sau RDI]

unde operația e cu “+” dacă DF=0, respectiv cu “-” dacă DF=1,

iar d = {1-octet, 2-cuvânt, 4-dublucuvânt, 8-cvadruplucuvânt }



Figura 5-1.4. Ilustrarea modului de operare al instrucțiunii **CMPS[-B/W/D/Q]**

Observații:

Instrucțiunile CMPS și CMPS B/W/D/Q afectează flagurile OF, SF, ZF, AF, PF, CF.

5.1.5. Instrucțiunile SCAS și SCAS B/W/D/Q

Instrucțiunile de scanare (**SCAn String**) **SCASB/W/D/Q** testează/ caută un anumit **octet**, **cuvânt**, **dublucuvânt** sau **cvadruplucuvânt** într-un șir. Se execută diferența fictivă dintre **AL**, **AX**, **EAX** sau **RAX** și **octetul**, **cuvântul**, **dublucuvântul** sau **cvadruplucuvântul** de la adresa DS:(E)DI în mod pe 32 biți sau (E/R)DI în mod pe 64 biți, fără modificarea operanzilor, dar cu poziționarea tuturor flagurilor.

mod pe 16biți, mod pe 32 biți

mod pe 64 biți

cmp AL/AX/EAX, [ES:(E)DI]
setează (-E/R)FLAGS și apoi

cmp AL/AX/EAX/RAX, [ES:EDI sau RDI]

(-E/R) DI = (-E/R) DI ± d,

unde operația e cu **+** dacă **DF=0**, respectiv cu **-** dacă **DF=1**,

iar **d = {1-octet, 2-cuvânt, 4-dublucuvânt, 8-cvadruplucuvânt}**




Figura 5-1.5. Ilustrarea modului de operare al instrucțiunii **SCAS[-B/W/D/Q]**

Observații:

Instrucțiunile SCAS și SCAS B/W/D/Q afectează flagurile OF, SF, ZF, AF, PF, CF.

5.2. Instrucțiuni cu șiruri pe port

Instrucțiunile **INS (Input String)** și **OUTS (Output String)** (implementate de la procesoarele 80186↑) preiau/ trimit un șir de elemente (octet, word sau doubleword) de la/ la un port de intrare/ieșire.

Instrucțiunile **INSB/W/D** și **OUTSB/W/D** nu au operanzi și sunt formele scurte ale instrucțiunilor INS și OUTS, furnizând implicit dimensiunea datelor de pe port: octet, cuvânt sau dublucuvânt.

Registru DX în mod implicit este *adresa portului*, iar *destinația* implicită este dată de perechea de regiștri ES:(E)DI, respectiv DS:(E)SI.

În modul pe 64 biți nu există intrare pe 64 biți, dar adresa memoriei este scrisă pe 64 biți și specificată în RDI pt instrucțiunea INS, respectiv în RSI pentru instrucțiunea OUTS.

Exemple prezentate cu șiruri se vor considera la execuția pe 16 biți.

Exemple de instrucțiuni ilegale:

movsb EAX, EBX ; instrucțiunile pe șiruri au operanzii implicați, aceștia nu trebuie precizați în instrucțiune

Exemple de instrucțiuni legale:

Exemplele care urmează au rolul de a fixa anumite noțiuni ale instrucțiilor pe șiruri și de a se însuși deprinderea lucrului cu acestea. În secțiunile următoare aceste exemple vor fi reluate în cadrul unor exemple de programe complete.

Exemple 5-1.1:

În mod pe 16 biți:

movsb ; ES:[DI]=DS:[SI]; DI=DI±1, SI=SI±1 (transfer la nivel de byte)

movsw ; ES:[DI]=DS:[SI]; DI=DI±2, SI=SI±2 (transfer la nivel de word)

În mod pe 32 biți: s-a adăugat în plus și:

movsb ; ES:[DI]=DS:[SI]; DI=DI±1, SI=SI±1 (transfer la nivel de byte)

movsw ; ES:[DI]=DS:[SI]; DI=DI±2, SI=SI±2 (transfer la nivel de word)

movsd ; ES:[EDI]=DS:[ESI]; EDI=EDI±4, ESI=ESI±4 (similar, doubleword)

În mod pe 64 biți:

Adresele pot fi văzute cu ESI și EDI

movsb ; ES:[EDI]=DS:[ESI]; DI=DI±1, SI=SI±1 (transfer la nivel de byte)
 movsw ; ES:[EDI]=DS:[ESI]; DI=DI±2, SI=SI±2 (transfer la nivel de word)
 movsd ; ES:[EDI]=DS:[ESI]; EDI=EDI±4, ESI=ESI±4 (similar, doubleword)
 movsq ; ES:[EDI]=DS:[ESI]; EDI=EDI±8, ESI=ESI±8 (transfer la nivel de quadword)

Adresele pot fi văzute cu RSI și RDI

movsb ; [RDI]=[RSI]; RDI=RDI±1, RSI=RSI±1 (transfer la nivel de byte)
 movsw ; [RDI]=[RSI]; RDI=RDI±2, RSI=RSI±2 (transfer la nivel de word)
 movsd ; [RDI]=[RSI]; RDI=RDI±4, RSI=RSI±4 (similar, doubleword)
 movsq ; [RDI]=[RSI]; RDI=RDI±8, RSI=RSI±8 (transfer de quadword)

Exemple 5-1.2:

stosb ; ES:[DI]=AL, DI=DI±1
 lods ; AL=DS:[SI], SI=SI±1
 insb ; ES:[DI]=[DX], DI=DI±1
 outsb ; [DX]=DS:[SI], SI=SI±1

Exemplul 5-1.3 Secvența următoare definește 2 șiruri: unul sursă și unul destinație, poziționează regiștrii index pe zonele de început ale șirurilor (vor pointa spre primul element din fiecare șir), iar apoi execută instrucțiunea MOVSB:

SIRs DB 1,2,3,4,5 ;se def. șirul destinație cu 5 elem. octet, inițializat cu 1,2,3,4,5

SIRd DB 5 DUP(0) ;se def șirul sursă cu 5 elemente pe octet, neinițializat

...

lea SI, SIRs ; SI=adresa de început a SIRs
 lea DI, SIRd ; DI=adresa de început a SIRd
 cld ; DF=0, șirurile vor fi parcurse în sens crescător
 movsb ; se mută doar primul elem. din șir și se poziționează
 ; pe cel de-al doilea element din cadrul fiecărui șir

Exemplul 5-1.4 Exemplul anterior poate fi rescris fol. instrucțiunile LODSB și STOSB, iar astfel elementul din șirul sursă este preluat în registrul acumulator, și abia apoi depus în șirul destinație.

lods b ; AL = element curent din SIRs
stos b ; din AL se depune elementul curent în SIRd

Exemplul 5-1.5 Secvența următoare verifică în cadrul unui șir cu 10 elemente definite pe octet dacă primul element este egal cu valoarea din registrul AL, prin utilizarea instrucțiunii SCASB:

SIRd DB 0,1,2,3,2,4,2,5,2,6 ; se def șirul destinație cu 10 elem. pe octet, inițializat cu 0,1,2,3,2,4,2,5,2,6

...
mov AL, 2 ; numărul (elementul) de căutat
lea DI, SIRd ; DI=adresa de început a SIRd
cld ; DF=0, șirul va fi parcurs în sens crescător
scasb ; se verifică egalitatea elem: cel din șir și cel căutat și se poziționează pe următorul elem din șir

Exemplul 5-1.6 Exemplul anterior s-ar putea transpune pentru verificarea egalității primului element din 2 șiruri prin utilizarea instrucțiunii CMPSB:

SIRd DB 0,1,2,3,2,4,2,5,2,6 ; se def șirul destinație cu 10 elemente pe octet, inițializat cu 0,1,2,3,2,4,2,5,2,6

SIRs DB 0,1,2,3,2,4,2,5,2,6 ; se def șirul sursă cu 10 elemente pe octet, inițializat cu 0,1,2,3,2,4,2,5,2,6

...

lea SI, SIRs ; SI=adresa de început a SIRs
lea DI, SIRd ; DI=adresa de început a SIRd
cld ; DF=0, șirul va fi parcurs în sens crescător
cmpsb ; se verifică egalitatea primului element din cele 2 șiruri și se poziționează pe următ. elem. din șir

Exemplul 5-1.7

insb ; preia un șir de octeți de pe portul ce are adresa specificată în registrul DX și îl depune în memorie
; la adresa dată de ES:DI, DI=DI±1 din memorie, de la adresa dată de DS:SI trimite
outsw ; un șir de cuvinte pe portul cu adresa specificată în registrul DX, SI=SI±1

Capitolul 6. Instrucțiuni de salt

Locația în memorie a următoarei instrucțiuni de executat este dată de perechea de regiștrii CS: (-/E)IP sau RIP (în mod pe 64 biți). Derularea secvențială a instrucțiunilor se obține prin incrementarea registrului (-/E/R) IP în mod automat (utilizatorul nu trebuie să modifice acest registru). Această derulare secvențială poate fi alterată prin instrucțiuni de salt.

În general, la modurile de lucru pe 16 biți sau 32 biți, există următoarele tipuri de salt:

- scurt (SHORT) sau relativ, NEAR *de tip intrasegment*, când saltul se face în interiorul segmentului de cod și se modifică doar IP, resp. EIP sau
- *de tip intersegment* (FAR), când saltul se face oriunde în memorie și se modifică atât (-/E)IP cât și CS.

6.1. Instrucțiuni de salt (ne)condiționat

Salturile în program pot fi de 2 tipuri:

- *necondiționate*, când saltul se execută întotdeauna (instrucțiunea JMP).
- *condiționate*, când sunt în funcție de valoarea unui anumit bit din PSW sau în funcție de conținutul unui registru (de exemplu poate fi verificat registrul CX care e deseori folosit ca un contor);

Instrucțiunea de salt necondiționat JMP determină întotdeauna un salt la eticheta specificată; acel salt este în spațiul de 1Moctet pentru procesorul 8086 (modul real de funcționare), 4G octeți pentru 80386 (mod protejat).

Instrucțiunile de salt condiționat implică 2 pași:

- (1) prima dată se testează condiția, iar apoi
- (2) A - se efectuează salt dacă acea condiție este verificată sau
B - se trece la execuția instrucțiunii următoare dacă acea condiție este falsă.

Condițiile de salt sunt determinate așa cum se poate urmări în Tabelul 6-1.1 de:

- starea anumitor flaguri
- conținutul registrului CX

Tabelul 6-1.1. Instrucțiuni de salt condiționat

Mnemonică	Condiție verificată	Interpretare	Mnemonică	Condiție verificată	Interpretare
JE, JZ	ZF=1	Equal, Zero	JNE, JNZ	ZF=0	NotEqual, NotZero
JL, JNGE	SF≠OF	Less, NotGreater or Equal	JNL, JGE	SF=OF	NotLess, Greater or Equal
JLE, JNG	SF≠OF sau ZF=1	Less or Equal, NotGreater	JNLE, JG	SF=OF și ZF=0	NotLess or Equal, Greater
JB, JNAE, JC	CF=1	Below, NotAbove or Equal, Carry	JNB, JAE, JNC	CF=0	NotBelow, Above or Equal, NotCarry
JBE, JNA	CF=1 sau ZF=1	Below or Equal, NotAbove	JNBE, JA	CF=0 și ZF=0	NotBelow or Equal, Above
JP, JPE	PF=1	Parity, Parity Even	JNP, JPO	PF=0	NotParity, Parity Odd
JO	OF=1	Overflow	JNO	OF=0	NotOverflow
JS	SF=1	Sign	JNS	SF=0	NotSign
JCXZ JECXZ	(E)CX=0	CX register is 0 ECX register is 0			

Așa cum s-a văzut în capitolul 3, instrucțiunea `cmp` doar execută scăderea fictivă și setează flagurile corespunzător rezultatului scăderii. Instrucțiunile de salt ce urmează apoi realizează interpretarea valorii flagurilor.

ARHITECTURA PROCESOARELOR X86. SETUL DE INSTRUCȚIUNI GENERALE

La compararea a 2 **operanzi numere cu semn**, se folosesc termenii less/ greater (mai mic/ mai mare) , iar

La compararea a 2 **operanzi numere fără semn**, se folosesc termenii below/ above (inferior, sub/ superior, peste)

Less -> pt interpretarea nr ca signed

mov al,70h ; 70h = 112 = **+112**

mov bl,81h ; 81h = 129 = **- 127**

cmp al,bl

jl et1 ; **70h > 81h**

mov al, 0 ; (c0)

jmp et

et1: mov al,1 ; (c1)

et:

; in AL vom avea AL=0 (deci se obt c0)

Below – pt interpretarea nr ca unsigned

mov al,70h ; 70h = **112** = +112

mov bl,81h ; 81h = **129** = - 127

cmp al,bl

jb et1 ; **70h < 81h**

mov al, 0 ; (c0)

jmp et

et1: mov al,1 ; (c1)

et:

; in AL vom avea AL=1 (deci se obt c1)

6.2. Instrucțiuni pentru controlul buclilor de program

În programe apare deseori necesitatea execuției unei secvențe de instrucțiuni, în mod repetat. Secvența care se repetă se numește buclă (loop) sau iterație, instrucțiunile specifice controlului buclilor fiind prezentate în tabelul 6-2.1:

Tabelul 6-2.1. Instrucțiuni pentru controlul buclilor de program

Mnemonică	LOOP	LOOPE, LOOPZ	LOOPNE, LOOPNZ	
16 biți	Cum se interpretează	CX=CX-1 dacă (CX≠0) atunci execută salt altfel, continuă	CX=CX-1 dacă (CX≠0 și ZF=1) atunci execută salt altfel, continuă	CX=CX-1 dacă (CX≠0 și ZF=0) atunci execută salt altfel, continuă
	32 biți	ECX=ECX-1 dacă (ECX≠0) atunci execută salt altfel, continuă	ECX=ECX-1 dacă (ECX≠0 și ZF=1) atunci execută salt altfel, continuă	ECX=ECX-1 dacă (ECX≠0 și ZF=0) atunci execută salt altfel, continuă
64 biți	RCX=RCX-1 dacă (RCX≠0) atunci execută salt altfel, continuă	RCX=RCX-1 dacă (RCX≠0 și ZF=1) atunci execută salt altfel, continuă	RCX=RCX-1 dacă (RCX≠0 și ZF=0) atunci execută salt altfel, continuă	

Observații:

- ⇒ Trebuie acordată atenție sporită la valorile CX/ECX/RCX la intrarea în buclă, pentru a evita buclarea de 2^{16} , 2^{32} , resp. 2^{63} ori sau o eventuală buclare infinită (și nedorită).
- ⇒ Cele 2 de mai jos sunt echivalente semantic, dar nu au același efect ! (Instrucțiunea DEC afectează flagurile O,Z,S,P, dar LOOP nu le afectează.)

LOOP eti

*dec (-/E/R)CX
jnz eti*

Exemplul 6-2.1

Pentru a realiza copierea unui șir (SIRs) de 5 elemente într-un alt șir (SIRd) se poate pleca de la secvența de instrucțiuni din Exemplul 6-1.3 (inserate în culoare mai deschisă în exemplul curent) și se poate adapta pentru repetarea acțiunii la numărul de elemente al șirului.

Pentru aceasta, va trebui la început să poziționăm regiștrii index pe zonele de început ale șirurilor (să pointeze spre primul element din fiecare șir), iar apoi pentru fiecare element să execute instrucțiunea MOVSB/W/D, să decrementeze numărul de elemente pentru care se repetă algoritmul și să reia algoritmul până când nr. de elemente pentru care se repetă algoritmul a ajuns la zero. Astfel, vom obține secvența:

SIRs DB 1,2,3,4,5 ;se def. șirul destinație cu 5 elem. octet, inițializat cu 1,2,3,4,5

SIRd DB 5 DUP(0) ;se def șirul sursă cu 5 elemente pe octet, neinițializat

...

lea SI, SIRs ; SI=adr de început a SIRs

lea DI, SIRd ; DI=adr de început a SIRd

mov CX,5 ; CX=5 numărul de elemente

cld ; DF=0, șirurile vor fi parcurse în sens crescător

et: movsb ;eticheta *et* se fol. pt a asigura revenirea în acest punct

dec cx ;după execuția *movsb* (mută element și

; actualizează adresa), CX=CX-1

jnz et ; dacă încă CX nu a ajuns să fie zero

; (jump if not ZF-> dacă ZF=0, face salt), se reia bucla

Exemplul 6-2.2 Exemplul precedent poate fi rescris folosind instrucțiunile LODSB și STOSB, iar astfel fiecare element al șirului sursă este preluat în registrul acumulator, și abia apoi depus în șirul destinație. Bucla de repetiție se va rescrie astfel:

```

et: lodsb      ; AL = element curent din SIRs
stosb        ; din AL se depune elementul curent în SIRd
dec cx       ; după execuția mosvb (mutare element și actualizare adrese), CX=CX-1
jnz et       ; dacă încă CX nu a ajuns să fie zero, se reia bucla

```

Exemplul 6-2.3 Pentru a realiza căutarea (prin scanare) unui anumit caracter într-un șir de elemente va trebui la început să repetăm raționamentul descris în primul exempl adaptat la operația SCASB: condiția de repetare nu se mai referă la un anumit număr de elemente, ci la o anumită condiție (egalitatea a 2 elemente). Astfel, vor interveni flagurile, mai exact ZF care se setează doar în momentul când cei 2 operanzi ce se compară sunt egali. În secvența următoare se caută primul caracter '2':

SIRd DB 0,1,2,3,2,4,2,5,2,6 ; se def șirul destinație cu 10 elem. pe octet,
lungSIRd equ (\$-SIRd)

```

...
mov AL, 2      ; numărul (elementul) de căutat
lea DI, SIRd   ; DI=adr de început a SIRd
mov CX, lungSIRd ; CX= nr. de elemente, determinat cu operatorul $
cld           ; DF=0, șirul va fi parcurs în sens crescător
et: scasb     ; eticheta et se fol. pt a asigura revenirea în acest punct
jz gasit      ; se verifică egalitatea elementelor (cel din șir cu cel căutat) și în funcție de ZF se face salt
dec CX
jnz et        ; dacă s-a găsit, sare la eticheta gasit, altfel ajunge aici și face salt la et, atât timp cât CX încă nu a ajuns la
                ; sfârșit, deci reia căutarea pt următorul element din șir
mov DI, 0     ; dacă elementul nu există în șir, pun 0 în registrul DI
jmp exit     ; sar la eticheta care duce la sfârșitul programului
gasit: dec DI ; din cauză că instrucț. scasb a actualizat deja adresa pe următorul element al șirului,
                ; trebuie să ne întoarcem o poziție înapoi
exit: ...

```

Exemplul 6-2.4 Pentru a testa egalitatea a 2 șiruri vor trebui comparate șirurile element cu element, iar dacă înainte de a ajunge la sfârșitul celor 2 șiruri (se pp. că au același nr de elem.) se întâlnește o nepotrivire, concluzionăm că șirurile nu sunt egale (și în registrul DI se va obține poziția primei nepotriviri). Astfel, asemănător cu exemplul precedent, vom obține:

```
SIRd DB 0,1,2,3,2,4,2,5,2,6 ; se def șirul destinație cu 10 elemente pe octet,
lungSIRd equ ($-SIRd) ; se def. imediat după variabila corespunzătoare
SIRs DB 0,1,2,3,2,4,2,5,2,6 ; se def șirul sursă cu 10 elemente pe octet,
; inițializat cu 0,1,2,3,2,4,2,5,2,6
```

...

```
lea SI, SIRs ; SI=adr de început a SIRs
```

```
lea DI, SIRd ; DI=adr de început a SIRd
```

```
mov CX, lungSIRd ; CX= numărul de elemente, determinat cu operatorul $
```

```
cld ; DF=0, șirul va fi parcurs în sens crescător
```

```
et: cmpsb ;eticheta et se fol. pt a asigura revenirea în acest punct
```

```
jnz nepotrivire ; se verifică egalitatea elementelor din cele 2 șiruri și
```

```
; în funcție de ZF se face salt
```

```
dec CX
```

```
jnz et ;dacă s-a găsit o inegalitate, sare la eticheta
```

```
; nepotrivire, altfel ajunge aici și face salt la et,
```

```
; doar dacă încă nu s-a ajuns la sfârșitul șirurilor;
```

```
potrivire: call AfisMesaj ; dacă s-a ajuns aici, înseamnă că s-au parcurs șirurile până la sfârșit și nu s-a găsit nici o nepotrivire,
```

```
; deci șirurile sunt egale, astfel că se afișează mesajul corespunzător
```

```
nepotrivire: dec DI ; deoarece instrucț. scasb a actualizat deja adresa pe următ. elem al șirului,
```

```
; trebuie să ne întoarcem o poziție
```

Exemplul 6-2.5 Secvența de buclare din exemplul 6-2.3:

```

et: movsb          ; eticheta et se fol. pt a asigura revenirea în acest punct
dec CX            ; după execuția movsb (mută element și
                  ; actualizează adresa), CX=CX-1
jnz et            ; dacă încă CX nu a ajuns să fie zero
                  ; (jump if not ZF-> dacă ZF=0, face salt),
                  ; se reia bucla

```

;se poate înlocui cu:

```

et: movsb
loop et          ; reg. CX e automat decrementat și verificat prin folosirea loop

```

Exemplul 6-2.6 Secvența de buclare poate fi rescrisă:

```

et: scasb         ; eticheta et se fol. pt a asigura revenirea în acest punct
jz gasit         ; se verifică egalitatea elementelor (cel din șir cu cel
                  ; căutat) și în funcție de ZF se face salt
dec CX
jnz et           ; dacă s-a găsit,sare la eticheta gasit, altfel ajunge aici
                  ; și face salt la et, atât timp cât CX încă nu a ajuns la
                  ; sfârșit, deci reia căutarea pt următ. element din șir

```

;se poate înlocui cu:

```

et: scasb
je gasit
loop et          ; reg.CX e automat decrementat și verificat prin folosirea loop

```

6.3. Prefixe de repetare

Prefixele de repetare se folosesc pentru execuția repetată a unor operații primitive cu șiruri, în funcție de: (1) un contor sau (2) un contor și o condiție logică. Aceste prefixe nu sunt instrucțiuni în sine, ci participă la formarea de instrucțiuni compuse, alături de operațiile primitive descrise anterior.

REP/ REPE/ REPZ (*Repeat while equal/zero*)

- operația primitivă se execută până când:
 - CX devine 0 sau
 - apare o nepotrivire (ZF=0 pentru instrucțiunile SCAS sau CMPS).

REP/REPE/REPZ operație *primitivă*;

REPNE/ REPNZ (*Repeat while not equal/zero*)

- operația primitivă se execută până când:
 - CX devine 0 sau
 - apare o potrivire (ZF=1 pentru instrucțiunile SCAS sau CMPS).

REPNE/REPNZ operație *primitivă*;

Exemplul 6-3.1 Secvența de buclare din exemplul 6.2-1:

```

et: movsb      ;eticheta et se fol. pt a asigura revenirea în acest punct
dec cx        ; după execuția movsb (mută element și actualizează adrese), CX=CX-1
jnz et        ; dacă încă CX nu a ajuns să fie zero (jump if not ZF-> dacă ZF=0, face salt), se reia bucla
;se poate înlocui cu:
rep movsb     ; registrul CX este automat decrementat și verificat prin folosirea prefixului rep.
    
```

Exemplul 6-3.2 Secvența de buclare din exemplul 6-2.3:

et: scasb ;eticheta *et* se fol. pt a asigura revenirea în acest punct
 jz gasit ; se verifică egalitatea elementelor (cel din șir cu cel căutat) și în funcție de ZF se face salt
 dec CX
 jnz et ; dacă s-a găsit, sare la eticheta *gasit*, altfel ajunge aici și face salt la et, atât timp cât CX încă nu a ajuns la
 ; sfârșit, deci reia căutarea pt următ. element din șir
 mov DI,0 ; dacă elementul nu există în șir, pun 0 în registrul DI
 jmp exit ; sar la eticheta care duce la sfârșitul programului
 ;se poate înlocui cu:
 repnz scasb ; prefixul *repnz* face ca instrucț. *scasb* să se repete până când CX=0 sau până găsește elementul căutat
 jcxz exit ; dacă CX a ajuns în 0, am terminat și nu s-a găsit

6.4. Instrucțiuni pentru control indicatori (flags)

Instrucțiunile pentru controlul indicatorilor sau flagurilor – se folosesc în general atunci când programatorul dorește să modifice / controleze modul de execuție al unor instrucțiuni care exploatează acele flaguri (de exemplu direcția de parcurgere a elementelor octet/ cuvânt, etc la instrucțiunile pe șiruri).

<i>Instrucțiune</i>	<i>Efect</i>	<i>Instrucțiune</i>	<i>Efect</i>
CLC	CF=0	STC	CF=1
CMC	CF=/CF		
CLD	DF=0	STD	DF=1
CLI	IF=0	STI	IF=1
CLAC	ACF=0 (EFLAGS b18)	STAC	ACF=1 (EFLAGS b18)

7. Alte instrucțiuni

Se propune studiul individual (din [1]) al următoarelor instrucțiuni:

- CALL** – pentru apelul procedurilor
- RET** – pentru revenirea din procedură
- INT n** – pentru apelul (execuția) întreruperilor software
- INTO** – pentru apel excepție overflow
- IRET** – pentru revenire din întrerupere
- HLT** – pentru a opri execuția instrucțiunii curente (va intra în starea „halt”)
- LOCK** – utilă în mediu multiprocesor pt a asigura acces exclusiv la memoria partajată
- WAIT** – verifică dacă sunt excepții FP în așteptare
- CPUID** – identifică procesorul și caracteristicile lui

Alte instrucțiuni pentru controlul procesorului:

- INVD**
- INVLPG**
- RDTSCMP**
- RDMSR**
- WRMSR**

Bibliografie:

- [1] Intel® 64 and IA-32 Architectures Software Developer's Manual Vol. 2 (2A, 2B, 2C & 2D): Instruction Set Reference, A-Z
- [2] Intel® 64 and IA-32 Architectures Software Developer's Manual, Vol. 1: Basic Architecture
- [3] A. Apătean, "Aspecte de bază în programarea în limbaj de asamblare folosind simulator de microprocesor 8086", Ed. UTPress, Cluj-Napoca, 2016, carte online.
- [4] E. Lupu, S. Emerich, A. Apătean, "Inițiere în limbajul de asamblare x86", Ed. Galaxia Gutenberg, Târgu Lăpuș, 2012.
- [5] G. Todorean, A. Căruntu, O. Buza, A.Nica, "Sisteme cu Microprocesoare- Îndrumător de laborator", Ed. Risoprint, Cluj-Napoca, 2007.
- [6] Al. Vancea, F. Boian, D. Bufnea, A. Gog, A. Darabant, A. Sabău, "Arhitectura calculatoarelor. Limbajul de asamblare 80x86", Ed.Risoprint, Cluj Napoca, 2005.
- [7] A. Gog, A. Sabău, D. Bufnea, A. Sterca, A. Darabant, Al. Vancea, "Programarea în limbaj de asamblare 80x86. Exemple și aplicații", Ed.Risoprint, Cluj Napoca, 2005.
- [8] V. Lungu, "Procesoare Intel. Programare în limbaj de asamblare", ed.Teora, 2004.
- [9] Gh. Muscă, "Programare în limbaj de asamblare", Ed. Teora, București, 1998.
- [10] Assembly Language - Norton Guide, <http://www.ousob.com/ng/asm/>
- [11] Introduction to x86 Assembly Language, <http://www.c-jump.com/CIS77/ASM/Assembly/lecture.html>
- [12] Randal Hyde, Art of assembly, 32 bits edition